Делитель частоты с изменяемым коэффициентом деления
1. Делитель частоты с изменяемым коэффициентом деления, содержащий выходную шину, N переключателей, где N 
2, и основной канал деления, состоящий из N каскадов, каждый из которых содержит счетчик импульсов, при этом входы установки в исходное состояние счетчиков импульсов соединены между собой, а счетный вход счетчика импульсов первого каскада соединен с входной шиной, отличающийся тем, что, с целью повышения достоверности функционирования, в него введены D-триггер, RS-триггер, элемент ИЛИ-НЕ, элемент И-НЕ, элемент задержки и дополнительный канал деления, состоящий из N каскадов, каждый из которых содержит счетчик импульсов, в каждый каскад каналов деления введен мультиплексор, причем в каждом каскаде каналов деления выходы счетчика импульсов поразрядно соединены с соответствующими адресными входами мультиплексора, i-й информационный вход мультиплексора каждого каскада основного канала деления соединен с i-м неподвижным контактом переключателя, соответствующего данному каскаду, подвижный контакт которого соединен с шиной питания, (i+1)-й информационный вход мультиплексора каждого каскада дополнительного канала деления соединен с i-м неподвижным контактом переключателя, соответствующего данному каскаду, а первый информационный вход - с последним неподвижным контактом данного переключателя, в основном и дополнительном каналах деления выход мультиплексора каждого каскада, кроме последнего, соединен соответственно с инверсным и с прямым входами счетчика импульсов последующего каскада соответствующего канала деления, а выход мультиплексора последнего каскада соответственно с тактовым входом D-триггера и с S-входом RS-триггера, R-вход которого соединен с входной шиной, с инверсными счетными входами счетчиков импульсов первых каскадов каналов деления и с R-входом D-триггера, инверсный выход которого соединен с одними из входов элемента ИЛИ-НЕ и элемента И-НЕ, другие входы которых соединены с инверсным выходом RS-триггера, а выходы - соответственно с выходной, шиной и с входом элемента задержки, первый выход которого соединен с D-входом D-триггера, а второй выход - с входами установки в исходное состояние счетчиков импульсов всех каскадов каналов деления.
2. Делитель по п.1, отличающийся тем, что элемент задержки содержит два инвертора и две интегрирующие резистивно-емкостные цепи, вход первой из которых является входом элемента задержки, а выход соединен с входом первого инвертора, выход которого является первым выходом элемента задержки и соединен с входом второй интегрирующей резистивно-емкостной цепи, выход которой соединен с входом второго инвертора, выход которого является вторым выходом элемента задержки.
