Цифровой функциональный преобразователь

 

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях. Целью изобретения является расширение класса решаемых задач за счет расширения области воспроизводимых значений функций. Преобразователь содержит элементы И 1, 2, счетчик 3, блок 4 постоянной памяти, сумматор 5, элементы И 6, 7, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, регистр 9. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (s1j5 G 06 F 7/544

ГОСУДАРСТ ВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

"9gtg

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4709807/24 (22) 26.06.89 (46) 23.08.91. Бюл. N 31 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) В,И.Жабин, B,Е.Ишутин и В,Н.Дорожкин (53) 681.325(088,8) (56) Авторское свидетельство СССР

l+ 1508207, кл. 6 06 F 7/544, 1987.

Авторское свидетельство СССР

N 634269, кл. G 06 F 7/30, 1978., ... Ж, 1672443 А1 (54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ

ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях. Целью изобретения является расширение класса решаемых задач за счет расширения области воспроизводимых значений функций.

Преобразователь содержит элементы И 1, 2, счетчик 3, блок 4 постоянной памяти, сумматор 5, элементы И, 7, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, регистр 9 1 ил.

1б72443

Изобретение относится к вычислительной техни)се и может быть использовано в специализированных вычислительных системах.

Целью изобретения является расшире- 5 ние класса решаемых задач за счет расширения области воспроизводимых значений функций.

На чертеже представлена функциональная схема преобразователя. 10

Преобразователь содержит первый 1 и второй 2 элементы И, счетчик 3, блок 4 постоянной памяти, сумматор 5, третий 6 и четвертый 7 элементы И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, регистр 9, первый такто- 15 вый вход 10, первый вход 11 аргумента в избыточной форме, второй вход 12 аргумента в избыточной форме, второй тактовый вход 13, первый 14 и второй 15 выходы результата в избыточной форме. 20

Преобразователь работает следующим образом.

Преобразователь функционирует в двоичной избыточной системе с цифрами — 1, О, 1. В блок 4 памяти записаны значения фунП кции у1 = b(xi), где х1=,>„а; . 2 "; а (-1, О, i =1

1); i, s, п — целые числа. Значение yJ представлено в виде у = g /4 2в " 30

i =1 где j3i5 (-m, „-1, О, 1,..., Ц; m, q, k — целые числа. Индекс ) указывает на принадлежность к j-м значениям функции и аргумента.

Пусть x> — код аргумента, содержащий i 35 действительных старших разрядов, которые при рассмотрении их как целого -разрядного числа представляют величину, равную а, Каждому значению xj в блоке 4 постоянной памяти соответствует число () 1, опреде- 40 ляемое в соответствии со следующим алогоритмом.

Каждому значению xiп ставится в соответствие целое число Ai = yi 2 "(j =- О, „2"-1), значениям xi ставят в соответствие целое 45 число

+1 i+1 ! — Амин + Амакс + 1 !

50 очередную цифру результата определяют как

/);(хь . к) - Аэ -2Аь

Для получения очередной i и цифры результата J=- 2 Р используются Формулы

N=-2 К(-» 2 /3;:

1, если 1/2 .: Ni < 3/2;

) = О, если — 1т 2 < N; < 1/2; — 1, если — 3/2 < й; < — 1/2

Ri=- N;-Zi, где P,— — очередная цифра значения функции;

Ri — остаток, формируемый на i-м шаге;

Ni — промежуточная переменная;

) - очередная цифра результата, i = 1,...,п+р;

Ro — г о — О п — количество разрядов аргумента;

p= (!092 2 P i макс )

В исходном состоянии в двух младших разрядах счетчика 3 записана 1, а в остальных — О, в каждом цикле воспроизведения на входы11 и 12 поступает очередная цифра аргумента, начиная со старших. Цифра -1 представлена единичным сигналом на входе 12, цифра 1 — на входе 11, а цифре О соответствует отсутствие сигналов на входах 11 и 12.

На входы 10 и 13 последовательно во времени поступают управляющие сигналы.

В первом такте каждого цикла производится сдвиг информции в счетчике 3, в котором (i+2) разряд равен 1, а значения остальных младших разрядов определяются значениями цифр аргумента.

По положительному фронту сигнала на входе 13 осуществляется прием кода очередной цифры аргумента. Если цифра равна

1, то срабатывает элемент И 1 и осуществляется прибавление 1 к содержимому счетчика 3. Если цифра аргумента равна -1, то срабатывает элемент И 2 и иэ содержимого счетчика 3 вычитается 1. При нулевом коде аргумента счетчик не меняет значения. Коды с выхода счетчика 3 и элемента И 2 поступаЮт на адресные входы блока 4 памяти, на выходах которого формируется значение р . В сумматоре 5 производится суммирование информации, поступающей с выходов блока 4 памяти со сдвигом на р разрядов вправо(2 P), с информацией, поступающей из регистра 9 (2 Ri-1). При этом проанализированная информация (Ni) из трех старших разрядов сумматора 5 поступает на входы элементов И б и 7 для формирования очередной цифры результата. По отрицательному фронту импульса на входе 13 производится считывание очередной цифры функции и запись содержимого сумматора 5

1672443 в регистр 9 со сдвигом на один разряд влеВо. Формат выходнои ll,èôðû соответствует формату цифры входного аргумента. На этом заканчивается один цикл воспроизведения. Для получения и цифр необходимо выполнить (и+р) циклов.

Формула изобретения

Составитель С.Куликов

Редактор О.Юрковецкая Техред М.Моргентал Корректор М.Максимишинец

Заказ 2840 Тираж 374 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 101

Цифровой функциональный преобразователь, содержащий счетчик, блок постоянной памяти, четыре элемента И, причем первый и второй входы аргумента в избыточной форме преобразователя соединены с первыми входами первого и второго элементов И, выходы которых соединены соответственно с суммирующим и вычитающим входами счетчика, выходы которого и выход второго элемента И соединены с адресными входами блока постоянной памяти, первый и второй тактовые входы преобразователя соединены с входом сдвига счетчика и вторыми входами первого и второго элементов

И соответственно, выходы третьего и четвертого элементов И соединенды с выходами результата в избыточной форме преобразователя, отличающийся тем, что, с целью расширения класса решаемых задач эа счет расширения области воспроизводимых значений функций, в него введены сумматор, регистр и элемент

5 ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы блока постоянной памяти соединны со сдвигом на р рарядов (р= (logy P (м, ) )) в сторону младших разрядов с входами первого слагаемого сумматора (P — веса функции), 10 выходы которого соединены с информационными входами регистра со сдвигом на один разряд в сторону старших рарядов, выходы регистра соединены с входами второго слагаемого сумматора, выход старшего

15 разряда которого соединен с первым инверсным входом третьего элемента И и первым прямым входом четвертого элемента И, выходы двух последующих старших разрядов сумматора соединены с первым и вторым

20 входами элемента ИСКЛ ЮЧАК}ЩЕЕ ИЛИ, выходы которого соединены с вторыми входами третьего и четвертого элементов И, третьи входы которых объединены между собой и синхронизирующим входом регист25 ра и соединены с вторым тактовым входом преобразователя.