Устройство для отладки программ

 

Изобретение относится к вычислительной технике и может быть использовано при отладке программ специализированных цифровых вычислительных систем реального времени. Цель изобретения - расширение области применения. Это достигается за счет систем, реализующих отлаживаемые программы, не обеспечивающих доступ отладочных средств к параллельным каналам обмена информацией и позволяющих подключение к последовательным каналам, что приводит к повышению производительности работы по отладке программного обеспечения вычислительных систем. 5 ил.

СОЮЗ СОВЕТСКИХ социАлистических

РЕСПУБЛИК (51)5 G 06 F 11/28

ГОСУДАРСТВЕННЫ 4 КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

° °

0 с

М

Ф (л)

Ql ):

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4651419/24 (22) 13.02.89 (46) 30.08.91, Бюл. N 32 (72) И. В, Бурковский, К, В. Богданова, Я.M, Будовский и А.Н.Мельник (53) 681.3 (088,8) (56) Авторское свидетельство СССР

М ":213482, кл. G 06 F 11/28, 1986.

Авторское свидетельство СССР

М 962945, кл. G 06 Г 11/28, 1982. (54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММ

Изобретение относится к области вычислительной техники и может быть использовано при отладке программ специал изи рова н ных цифровых вычислительных систем (СЦВС) реального времени.

Цель изобретения — расширение области применения, На фиг,1 изображена структурная схема устройства; на фиг.2 — схема коммутатора

16; на фиг.3 — схема блока формирования адреса; на фиг.4 — схема блока формирования данных; на фиг.5 — схема блока опроса условий прерывания.

Устройство содержит первую схему 1 сравнения, вторую схему 2 сравнения, регистры 3,4, эталонов данных и адреса, регистр

5 задания режима, первый 6, второй 7, третий 8 и четвертый 9 элементы И, элемент

ИЛИ 10,. преобразователь 11 последовательного кода в параллельный, блок 12 формирования данных (БФД), блок 13 формирования адреса (БФА), блок 14 опро„„SU„„1674135 А1 (57) Изобретение относится к вычислительной технике и может быть использовано при отладке программ сг:,ециализированных цифровых вычислительных систем реального времени. Цель изобретения — расширение области применения. Это достигается за счет систем, реализующих отлаживаемые программы, не обеспечивающих доступ отладочных средств к параллельным каналам обмена информацией и позволяющих подключение к последовательным каналам, что приводит к повышению производительности работы по отладке программного о6еспечения вычислительных систем, 5 ил. са условий прерывания (БОУП), переключатель 15 каналов (ПК), коммутаторы 16-18, входы чтения и записи 19, 20 устройства, первый 21, второй 22 информационные входы устройства, адресный вход 23 устройства, вход 24 начальной установки и выход 25 прерывания устройства.

Коммутатор 16 содержит первый 26 и второй 27 элементы 2 — 2И вЂ” ИЛИ, Блок формирования адреса содержит элементы ИЛИ 28, 29; триггеры 30, 31, элементы И 32-35, элементы 36, 37 задержки, счетчик 38 адреса и элемент 39 задержки, Блок 12 формирования данных содержит элементы И 40-42, элементы НЕ 43, элемент ИЛИ 44, переключатель 45, регистр (данных) 46, токоограничительные резисторы 47, 48, Блок 14 опроса условий прерывания содержит 0-триггер 49, элементы И 50, 51.

Рассмотрим работу устройства совместно с СЦВМ на базе ЭВМ типа "Электроника

60", реализующей отлаживаемую програм3

1674135 му. На этапе отладки устройство подключают к магистрали ЗВМ, Предполагается, что устройство подключено первым синхровходом 19 через схему, реализующую лопгческую функци3о ДЧТ А ОТВ, к шинам ДЧТ и

ОТВ ЭВМ, а входом 20 — через инвертор к шинеДЗП;Входы 22,23 устройства связаны с шинами адрес/данные ЗВМ через дополнительное устройство, которое с помощь3О управляющих сигналов ОЕ1А, ОТВ, ДТЧ и

ДЗП, вырабатываемь х ЗВМ, Осуществляет (,демультиплексирование адреса и данных с, фиксацией их значений в вь3ход3нь3х регист, рах. При этом входы 22 соепинены с выходами данных демультиплекс: ра, а входы 23 — с efo адресными выходами, Выход прерывания 25 устройства связан с системой прерывания ЗР.М, Кроме того, устройство обмана СЦБС, обес;печивающее обмен ЗВУ с абонентами системы по последовательному каналу,.:, ;одкл3очено к первым информационным входам 21 устройства. Работу устройством начинают с выбора режима его работы. При этом перекл3очател 15, ста-Завливают в состояние, соответству|ощее работе с параллельным или последовател;ным каналами информации.

При выборе параллельного канала разрешающий потенциал формируется на первом выходе переключателя, При "-том коммутаторы 17 и 13 передают на свои выходы информацию с первых информационных входов, а коммутатор 16 передает на первый и второй выходы информацию с соответству3ощих своих информационных входов, При выборе последовательного канала разрешающий поте.-щиал формируется на втором выходе персключателя 15 и передается на вторые управляющие входы коммутаторов 16-13. При работе с последовательным каналом., кромеустанов.ки режима, необходимо сигналом с входа 24 устройства произвести Обнуление блока формирования адреса l3, Один из четырех типов прерывания, вырабатываемых устройством, зад ется установкой содержимого регистра 5, который с данном случае выполнен в виде тумблерного наборника.

Установкой одного из разрядов регистра 5 выбира3от один из следующих типов прерывания: при чтснии информации по определенному адресу (регжим 1j; при записи информации по определенному адресу(режим 2); при чтении по определенному адре" су заданной информации (режим 33; при записи по Определенному адресg задянной информации (режи. 4), Установка регистра 5 в режим 1 — 4 приводит к появлению сигнала уровня "1" на одноименном его выходе.

При использовании последовательного

5 канала в качестве данных интерпретируются переда"-аемые по нему информационные и командные слова. БФД 12 содержит средства для выбора одного из следующих режимов формирования данных; в качестве данных вос10 принимаются только информационные слова, в каче"тве данных воспринима3отся-как и3;ф эрмационнь38, так и командные слова.

Адресная информация формируется в усгройстве на основе адреса и попадреса, .5 содержа3цихся ь командном слове, Понятия записи и чтения информации применительно к последовательному каналу интерпретируются следующим образом. Под чтением понимается переда-:а информации в после20 повательном канале ст контроллера к Оконечному устройству. При этом 10-ый разряд командного слов соответстгует сигналу

1, Про 3 ивоположное состояни8 10-ГО разряда командного cfi083 соответствует запи25 .си инфо3)34ации, Зталонные адоеса и данные, используемые в ус: ройстве для сравнения с текущей информацией s выбранном канале контроля, устанавливаются f3 регистрах 4 и " соот30 ветств8нно, Рассмотрим работу устройства при контроле параллельного канала, При выполнении программы на входах 22 формируется последовательность данных, передаваемых

35 г3О параллельной магистрали, а на входах 23 — последовательность адрссов, Запись процессором информации в устройства ЭВМ сопровождается появлением сигнала на входе 20, а чтение — появлением сигнала на

40 входе 19 устройства.

В режиме 1 потенциалом с первого выхода регистра 5 открыт по первому входу элемент И 6. При появлении синхросигнала на входе 19 он проходит через коммутатор

45 16 на первый выход. В соответствии с выбранным режимом работы прерывание должно формироваться при условии равенства кода текущего адреса на входе 23 устройства содержимому регистра 4. При этом на

50 выходе схемы 2 сравнения появляется разp8= àfoföèé потенциал, поступающий на гретий вход элемента N6, В результате элемент И 6 открыт для синхросигнала, который проходит на его выход и.далее через

55 первый вход элемента Или 10, формируя сигнал прерывания на выход 25 устройства, В режиме 2 потенциалом с в орого вы ода pp f ис гра 5 Qткрыг элемф23 3 T Я 7 На 8f о втОрой вход поступает синхрч сигнал с вхОда . 0 устройст3а через вторОМ информацион5, 1674135 ный вход и второй выход комь<утатора 16.

При условил равенства текущего и эталонного адресов, "«.роверку которого осу,цествляот схема 2 сраВнения, HB 88 выход8 формируется разрешающий потенциал. В результате элемент И 7 пропускает I-

В Огжиме .> сигнал Г :рерыВания формируетсл;:pи,.<рохо>кдении синхроси-нала с первого выхода комму атора 16 через Второй вход элемент гга И 8 и да .ее че<мз т::::етий вход элемента ИЛИ 10 на Выход 25 устройс.-.ва. .-, а первом входе элемента И 8 разрешающийий г .оте:-: ц:.: обеспечивается сигнэло -; с третье: о вь;><од: регистра 5. На тре; ьем входе эломен- ".. И 8 разрешение форк.:ируется сигнало:.. Co схемы 2 сравнения при совпадении еку цего и эталонного адресов. 1а четвэртс;и вхо„, разрешающий потенциал формируется прл совпадении те-. -:у<ц8ГО значения данных на ВхОдах 22 усгройства с эгалоном данных. уста -овленном в ре; истре 3, При этом данны е с Bõoào B 22 устройства поступают через первые информационные входы ко;мутатора 17 на е о Выходы и да1 лее <а вторые информационнoie входы схемы сравнения, на первь,:е входы которой поступает эталонная инфор :ация с регистра 3, При равенстве сравни.=эемь1х значений раэреша ощи<й потенциал с выхода схемы 1 сравнения поступает на четвертый ьход элемента И 8. При выполнении всех условий прерывания синхросигнал с первоо выхода коммутатора 16 проходит через второй вход элемента И 8 на его выход и далее через третий вход элемента ИЛИ t0 на выход 25 устройства.

В режиме 4 вырабатывается разрешающий сигнал на одноим BHíoì выходе регистра 5. Этот сигнал открывает элемент И 9 по первому входу. На третьем и четвертом входах элемента И 9 раяреша<ощие потенциалы а!- рабатываются .rB«же, как и в режиме

3, при совпдаении с эталонами -екущих значений адреса и данных. Б качеств синхросигнала используется сигнал с входа 20 устройств-. Он проходит последовательно чер83 тоетий информац<ионный ВхОд и Вто

popI Выход комму<а Гсоа 1:., Второи вход и выход элемента И 9 _#_ четверть.й вход и выхода;. »мента ИГ1И 10 на выход 25 прерыванля у„-тройства.

Пр образователь i1 преобразует информацию, псступяющу<О HG 8ГО вход из послед >Вэтельного канала чер83 ВХОДЫ 21 устройства, Б параллельный код, <

i- ã."-„мот оиГ работу бгока 13, Входящие

В ="Г-о с:-., Ве -.иггеры 30 ".. 31 устанавливаю ся =, исходное -остовi,ëe сигналом, поступаю:,:им с -- твер-c: о вход.: блока 13 через г<ервь;е входы элементов лЛИ 28 и 29 на п<а..:-..ь.й (единичны<л) вход триггера 30 и пер-, ВЫ. .,НуЛ»Boil; ЬХодтрИГГЕра ><1. В рвэуЛЬтате

; p! Гер 30 устанавлива8тся В ВДиничное, а т.-<.,ггср 3", — в нулеьсе состояние. При по-уп внии ", блок врез Второй вход положит,ль;. Ого импульса, сопровождаюи;его .::;;;.;::д: —;-.,=., Нли с ветное слово, он проходи ч :;=;: пер<. ый B> o I элei.ieHTB И 33 HB 8ГО вь: ; -,, далee на первый вход элемента И = 4 "РОЙ <ехор котороГО Открыт положите": ; м по <е- <циал<ом с пп. Мого выхода т:>I .;-8" а 3!». Сигнал с выхода элемента И 33 О,—." -,-,» < в (рд - 18меа ..-а И )2 не ri«oyo дит, так к. к его пе вый вход:;акрь<т HI эким у:::свив; инвер оного выхода триггера 30. В р.:-аулы <Те н» вь<ходе элемента И 34 формиP<>:8 <С»Х io.lo КИТВЛЬНЫй ИМПУЛЬС, СИГНВЛИЭИр gIoВ! Ия О т(м, -г< <:: на io,f<8 блока

ПР:.Сутетс,в-:.:ОД КОМВНДНО О СГ<ОВа. ЭтОт сигна пост, пает HB первый выход блока и . 8p8з ьгорой .-ход элемента ИЛИ 29 — на.

8 .-<ä об;:у.-эниЯ ТОИ<ГГСРа 31, 3-:.01 же сигнал с <..:;..с "B . лемента И 34 поступает нг уста.ОВ:-<:;ый вход счетчика 38 и фиксирует в нем нфс:,.-.Х.,B:;;Io, поступающую в счетчик с пе;<в" .<õo,,".,Câ блока. При "-том младшая час -,;=,тчика, р;";,ота ощая в с;етном реж ".e ««б>ну<». . Tcя,;i в старшей, Оаботающей

В "8 ;с- ровом режи.48, фиксируется адрес v

Гю.—:,:-»Довс. вхоДящи8 в состаВ команДноГО с -оea. i pсме того, сигнал r. Выхода элемента

И 34 через элемент 39 проходит на второй (нул-во.-} .ход Гриrrepa 30, сбрасывая его в нулевое: <стояние. !(Огда на второй вход бло;:а 13 -,ðèõîäèò следующий сигнал, совпадающий с положительным уровнем сигнала на третьсм входе блока, это означает, что на информационных входах блока присутствует стве;ное слово, несущее информацию, не используемую устройством, В результате сигнал с eыхсда элемента И ЗЗ через элемент N 34 не проходи1, так как e-ãî второй вход -IB.," Ыт сиГHBлдм с прямоГО выхода триггера 30, находящегося в нугевом состояни;l, ."..:.:Гнал с выхода элемента И 33 проходи;- -через второй вход элемента И 32 на его в I>;op и да:88 ч.рез элемент 36 и второй вход элемента ИЛИ 28 на единичный (r!ервый) вход триггера 30, перебрасывая его в эди -! Ич н 08 состоя н и».

Прл поступлении на пятый вход положи. тел: -oro сигнала, вырабатываемого блоком

12 при обработке информационного слова, сущестьуют Два режима его отработки, завис. „Ие от состояния тр" ггера 31. При по1674135

«," 0 ступлении первого cM!!-Iar}a на пять}й вход блока триггер 31 находится в нулевом состсянии. При этом элемент И 35 закрыт по первому входу. Сигнэл через элемент 35 не проходит, и счетный импул}-с в счетчик 38 HP.

ВырабэтыВается. Однако сигнал с Г}ятОГО входа блока через злеь,ен 37 поступает нэ

ВтОрой (едини«}ный) B>

HE 43 потенциала с третьего Входа блока, Реакция блока на сигнал нэ четвертом Входе, ко-орый вырабатывается в блоке 13 при обработке командногo слова, зависит (}т поло>ке}<ия переключатегя 45. Когда замкнуты контакты 1 и И переклю }ателя 45, на первый

Вход элемента И 42 через оез}}стс «) 48 поступает пот6нциэл Вы..ок .}ГО poBHR. Б результате импульс с второго входа элемент И 42 проходит нэ 6ГО выход и дэл88 чер83 Вто})ОЙ вход элемента ИЛИ 44 на установочный вход регисгра 4б, фикси?)уя в нем командное слово, поступа!Ошее B perM(;Tp с первых входов блока, Если переключатель 45 замыкает контакты 1 и 111, то сигнал с четьертого

Входа через элемент И 42 Н8 проходит, При поступлении сигнала на второй вход блока, сопровождаемого низким уровнем поте}}циала на третьем входе, на выходе элемента И

40 формируется импульс, который nocT> f)a6T На перВый Выход блОХЭ и перВЫЙ 13хОД элемента И 41, Если r}8pBKJ",IO BTBJ ь 45 замыкает контакты I и ill, ro Hà второй вх<)д элемента И 41 «18Г}ез рез?}с«op 47 noc rI)! IBBT потенциал ВысокоГО у1зовня. (3 результате сигнал с первого г.,хода элемента И 41 проходит на его выход и далее через первый вход элемента 1ЛЛ 1Л 44 поступаег на установочный вхОД, регистра 4}) фиксMp}JJL в нем код информационног(, слова, Г}рисутст})у,.ощего нэ первых f3>(opaK «> и о«(а, Г}ри до у„ом

noJ}o>Kении переклнзчэтеля 45 сигнал с вь ход;1 элеме}Гl} a И 4С чо >ез элемент 1Л 4 1 не проходит, и инфо1"мзьlио:}ные слова В Г<3Гистр 46 HF фиксиру}отся, Блок опроса условий прерывания формирует на первом или втором своих выходах сигналы, поступающие соответственно на аторой и четвертый информационные входы

KGMмутатОpа 16.

1-1а третий вход блока 14 поступает с первого выхода блока 13 сигнал положительной полярности, если на выходе блока

11 сформировано командное слово, Десятый разряд этого слова с четвертого выхода блока 11 поступает через пеовый вход блока

114 нг D-вход 0-триггера 49. Er;. значение фиксируется в триггере 49 сиг}}алом, приходящим на вход с третьего входа блока. На

BTGpGM ВХОД блОка поступает с n!8pBofo Вы" хода j>f}GKa 12 сигнал, вырабатываемый, когДэ нэ вы".GÄ8 блокэ 1 1 сформировано инфОрмационное слово. Этот сиГнan посту пает на вторые входы элементов 1Л 50 и 51, GH проходит на выход элемента Yi 50 M далее на первый выход блока, если на его первом входе присутствует потенциал высокого уровня с прямого выхоца триггера 49. Если триГГер 49 !эхОДитсЯ В нуг}8ВОм состоЯнии, то пс) первому входу открыт элемент И 51 и импульс с Второго входа блока проходит через элемент И 51 на ВтороЙ вход блока, Б резуи}ьтате в первом случае формируется си-«lali опроса условий прерывания, сооТВетствую<ций чтению информации В магистрали обмена, а во втором "лучае — записи информации

Формула изобре) ения

YcTPUMcTBo PJ}f} GTJ}a@KI nPotPaf4M, со держащее две схемы сравнения, регистры эталонов адреса и данных, регистр задания режима, четыре элемента И и элемен- ИЛИ, причем вь}ходы регистров эталонов данных и адреса соединены с первыми входами соответственно первой и второй схем сраВНения, выходы регистра задания режима подключены к первым входам соответственно первого. Второго, третьего и четвертого элементов И, выходы элементов И с первого по третий соединены с соответствующими входами элемента И }14, î.l л и ч а ю щ е е с я тем, что, с .}елью расширения области применения устройства, в него введены

Г}реобразоватсль последовательного кода в параллельный. блок формирования данных, блок формирования адреса, блок опроса условий прерывания, переключатель каналОВ, первый, второй и третий коммутаторы, причем вход преоорэзоватсля последовательного кода в параллельный подключеный к

ВХОДУ ПОСЛ8((оватеЛЬНОГО Кеда УСТРОЙСТВЭ, Выходы lpзобраэователя пзследовэтельноl G:Qpa В Г}э1иаллельнь}Й сОединены cooTBE-"гственно с информационным r3xopof4, входом синхросигнэиа ioTGBHocTL слова и Входом идентификации, блока формирования данных и информационным входом блока опроса условий прерывания, первый и второй выходы блока формирования данных соединены соответственно с первым синхровходом блока опроса условий прерывания и первым информационным входом первого коммутатора, второй информационный вход первого коммутатора подключен к входу параллельного кода устройства, первый и второй выходы блока фоомирования адре-са соединены соответственно с вторым синхровходом блока опроса условий прерывания и первым информационным входом второго коммутатора, второй информационный вход которого подключен к адресному входу устройства, информационные входы третьего коммутатора с первоо по четвертый соединены соответственно с входами признаков записи и чтения устройства и выходами блока опроса условий прерывания, первый и второй выходы переключателя каналов подключены соответственно к первым и вторым управляющим входам коммутаторов., первый выход третьего коммутатора соединен с вторыми входами первого и третьего элементов И, второй выход третьего коммутатора соединен с вторыми входами второго и четвертого элементов И, выходы первого и второго коммутаторов соединены с вторыми входами соответственно первой и второй схем сравнения, выход второй схемы сравнения соединен с третьими входами элементов И с первого по четвертый, выход первой схемы сравнения соединен с четвертыми входами третьего и четвертого элементов И., выход четвертого элемента И соединен с четвертым входом. элемента ИЛИ, выход которого является выходов прерывания устройства, выходы преобразователя последовательного кода в параллельный с первого по третий соединены соответственно с информационным входом, входами признаков синхросиг,нала готовности слова и идентификации блока формирования адреса, вход начальной установки которого подключен к входу начальной установки устройства, первый выход блока формирования адреса соединен с синхровходом блока формирования данных, первый выход которого соединен с синхровходом блока формирования адреса, блок формирования данных содержит три элемента И, элемент ИЛИ, элемент НЕ, регистр, переключатель, два токоограничительных резистора, причем первый вход первого элемента И является входом признака командного слова блока, выход первого элемента И является первым выходом блока и соединен с первым входом второго элемента И, второй вход которого соединен, 10

30 с первьм выхпдо.л переключателя и через первый тскоаграничительный р зистор подключен к шине единичного потенциала блока, выход второго элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с вторым выходом переключателя и через второй токоограничительный резистор подкл.очен к шине единичного потенциала у-."т.юйства, втооой вход третьего элемента

И соединен с входом синхронизации блока, вход элемента HF является входом идонти фи,:ации блока, а выход "оединен с вторым входом первого элемента И, выход элемента

ИЛИ соединен с входом установки регистpR, информационный вход и выход которого являются соотьетственно информационным входом и вторым выходом блока, вход перекгючателя подключен к шине нулевого потенциала устройства, блок формирования адреса содержит четыре элемента И, два

anç;-IåHTà ИЛИ, . ва триггера, три элемента задерж и, -четчик адоеса, г1ричем первые входы первого и второго элементов ИЛИ обьединены и подключены к входу началь-. ной установки блока, выход первого элемента ИЛИ соединен с единичным входом первого риггера, инверсный выход которого ссединен с первым входом первого элемента И, выход которого через первый элеме .ò задержки соединен с вторым входог-: первого элемента ИЛИ, первый и второ:.. входы аторого элемента И являются

35 соответственно входом синхросигнала Ioтовности и идентификации блока, выход второго элемента И соединен с первым входом третьего элемента И и вторым входом первого элемента И, выход третьего элемен40 та И через второй элемент задержки соединен с нулевым входом первого триггера, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, с синхровходом счетчика адреса и является

45 первым выходом блока, второй вход третьего элемента И соединен с прямым выходом первого триггера, выход второго элемента

ИЛИ соединен с нулевым входом второго триггера, единичный вход которого соеди50 нен с выходом третьего элемента задержки, вхад которого соединен синхровходом и с первым входом четвертого элемента И, второй вход и выход которого соединены соответственно с прямым выходом второго

55 триггера и счетным входом счетчика адреса, информационный выход которого является . ". вторым выходом блока, информационный вход счетчика адреса является информационным входом блока.

1674135 и )(И (1 — ( Л Ф, В:

"Ф

ФУ8., !

1 li

II т Г ! .!

, -11) ; lp й.,,: г Г 4 3

1674135

Составитель И. Сафронова

Редактор О, Спесивых Техред iVI.Ìoðãåíòàë Корректор А, Осауленко

Заказ 2923 Тираж 391 Подписное

ВКИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, москва, Ж-35, Раушская наб., 4/5

Г1роизводст вен но-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101