Следящий аналого-цифровой преобразователь

 

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах обработки информации. С целью обеспечения самоконтроля цифроаналогового преобразователя, входящего в состав следящего аналого-цифрового преобразователя, в процессе преобразования входного аналогового сигнала произвольной формы, но с ограничением сверху спектром частот, в устройство, содержащее аналоговый сумматор 1, цифроаналоговый преобразователь 2, параллельный аналого-цифровой преобразователь 3, формирователь 4 кодов, цифровой фильтр 5, дополнительно введены элементы 9 цифровой задержки, P + 1 цифровых фильтров 10 верхних частот и вычислитель 11. Данное свойство особенно важно при преобразовании и вводе в ЭВМ аналоговых сигналов большой длительности, таких как сигналы шумов и вибраций, генерируемых в процессе работы сложными механизмами. При этом предоставляется возможность пронаблюдать и изменение погрешности, вносимой цифро-аналоговым преобразователем, в течение всего времени ввода аналогового сигнала. 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 M 1/48

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4719905/24 (22) 18,07.89 (46) 30.08,91. Бюл. ¹ 32 (71) Куйбышевский институт инженеров железнодорожного транспорта им, M.Т.Елизарова (72) С,В.Архангельский, С,А.Дианов, С.Ф.Иванов и В.И,Качур (53) 681,325 (088,8) (56) Петров Г.М, Преобразование информации в аналого-цифровых вычислительных устройствах и системах, 1973, с,256, рис. 10, Авторское свидетельства СССР № 905998, кл. Н 03 М 1/46, 1979. (54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах обработки информации. С целью обеспечения самоконтроля цифроаналогового преобразователя, входящего в состав следящего

„„5U,» 16?4371 А1 аналого-цифрового преобразователя, в nqoцессе преобразования входного аналогового сигнала произвольной формы, но с ограничением сверху спектром частот, в устройство, содержащее аналоговый сумматор 1, цифроаналоговый преобразователь 2, параллельный аналого-цифровой преобразователь 3, формирователь 4 кодов и цифровой фильтр 5, дополнительно введены элементы 9 цифровой задержки, Р+1 цифровых фильтров 10 верхних частот и вычислитель 11. Данное свойство особенно важно при преобразовании и вводе в ЭВМ аналоговых сигналов большой длительности таких, как сигналы шумов и вибраций, генерируемых в процессе работы сложными механизмами, При этом возможно пронаблюдать и изменение погрешности, вносимой цифроаналоговым преобразователем, в течение всего времени ввода аналогового сигнала. 1 з.п.ф-лы, 3 ил.

1674371

Изобретенйе относится к вычислительной технике и может быть использовано в автоматизированных системах обработки информации.

Цель изобретения — расширение функциональных возможностей путем обеспечения возможности самоконтроля цифроаналогового преобразователя в процессе преобразования реального аналогового сигнала.

На фиг. 1 приведена функциональная схема предлагаемого преобразователя; на фиг, 2 — функциональная схема вычислителя; на фиг.3-алгоритм работы блока управления вычислителя.

Следящий аналого-цифровой преобразователь содержит аналоговый сумматор 1, цифроаналоговый преобразователь 2, параллельный аналого-цифровой преобразователь 3, формирователь 4 выходных кодов, цифровой фильтр 5, аналоговый вход 6 и вход 7 синхронизации, первый выход 8, элемент 9 цифровой задержки, Р+1 цифровых фильтров 10 верхних частот, вычислитель 11 с информационными 12, синхронизирующим 13, первым 14 и вторым 15 управляю щими входами, второй выход 16 и первый 17 и второй 18 входы.

Вычислитель 11 включает Р+1 блоков 19 памяти, два мультиплексора 20 и 21, умножитель 22, накапливающий сумматор 23, блок 24 решения системы линейных уравнений, три регистра 25-27, три блока 28-30 сравнения, три счетчика 31-33 и блок 34 управления.

В аналого-цифровых преобразователях (АЦП) применяются цифроаналоговые преобразователи (ЦАП), построенные на основе резисторных сеток с взвешенными резисторами и сеток типа й-2R, Структурно такие

ЦАП эквивалентны блоку взвешенного суммирования (БВС) íà P входов с весовыми коэффициентами, в идеальном случае пропорциональными величине 2(! - 0,1....Р-1), ! где P — разрядность ЦАП. В реальных ЦАП вследствие технологических разбросав при изготовлении, а также старения, изменения температуры и т.n., разрядные весовые коэффициенты эквивалентного данному ЦАП

БВС отличаются от величины 2, т.е. имеют погрешность. На практике можно считать, что эта погрешность существует только при открытом состоянии ключа соответствующего разряда ЦАП и равна нулю при закрытом ключе. Данные погрешности приводят к нелинейности характеристики преобразования ЦАП такого аида (ее производная имеет разрывы). Погрешность линейности

ЦАП при подаче на его вход определенного двоичного кода может быть найдена по формуле

o=f хка", где Хк — погрешность линейности К-го разряда ЦАП;

1р 0 и" „„, oÐ вЂ” двоичный код на вхо1 де ЦАП (ок может принимать значение 0 или

1).

На аналоговый вход предлагаемого преобразователя поступает сигнал с ограничен15 ным спектром частот. Частота выборок при аналого-цифровом преобразовании должна быть не менее удвоенной верхней частоты частотного диапазона входного аналогового сигнала.

20 В предлагаемом -преобразователе аналого-цифровое преобразование входного сигнала производится с частотой выборок (задается частотой следования импульсов на синхровходе преобразователя) значи25 тельной большей (2-4 раза) минимально достаточной частоты. Пусть верхняя частота спектра входного аналогового сигнала равна fà и верхняя частота подавления свигнала в фильтре верхних частот 1под > f> . Если в

30 при аналого-цифровом преобразовании входного аналогового сигнала в предлагаемом преобразователе нелинейные искажения отсутствуют (т.е. ЦАП идеально линеен), то при подаче выборок такого преобразо35 ванного сигнала с выхода формирователя выходных кодов на вход цифрового фильтра верхних частот с указанной выше характеристикой на выходе последнего сигнал в идеальном случае будет равен нулю для лю40 бого момента времени, Погрешности линейности разрядов контролируемого ЦАП приводят к появлению нелинейных искажений (погрешности линейности) в выходном сигнале формирова45 теля выходных кодов. На выходе Р+1-го цифрового фильтра верхних частот выделяется сигнал высокочастотной составляющей погрешности линейности аналого-цифрового преобразования, обусловленной погреш50 ностью линейности разрядов ЦАП. При этом в каждом такте сигналы на выходе Р+1-го и

К-ro (К - 1, Р) цифровых фильтров верхних частот соотносятся как свободный член и коэффициенты линейного уравнения при

55 неизвестных погрешностях Хк линейности

К-го разряда контролируемого ЦАП. Следовательно, каждой выборке соответствует одно линейное уравнение, По сигналу, например. иэ ЭВМ в вычислитель 11 записываются параметры такого

1674371

m — 1

Ь1,, +1 =. .ак Zf— к=о

20

yi — — ф,...., oI,...., oP) .

РОт) = — g г" = Д, к=1

m — 1

bI, j = . ак if — 1 к=о

Вычислитель 11 воспринимает числени 30 ные значения величин Ь1,I и bf,p+1 нэ входах

12 как коэффициенты линейного алгебраического уравнения при неизвестных погрешностях Xi линейности разрядов ЦАП 2 и свободный член этого уравнения, После поступления сигнала пуска цикла самоконтроля на вход 14 вычислитель 11 организует запись в свою внутреннюю память коэффициентов М (М P) уравнений. Запись коэффициентов одного уравнения производится по

40 синхроимпульсу на входе 13 блока. Затем он решает систему из M линейных уравнений с

P неизвестными Х;() = 1,Р) и выдает значения

Xi на выход блока, Следящий аналого-цифровой преобра45 зователь работает следующим образом (фиг. 1).

Перед началом работы в нулевое состояние устанавливаются ЦАП 2, формирователь 4, цифровой фильтр 5, элемент 9

50 цифровой задержки, цифровые фильтры 10 верхних частот и вычислитель 11. Затем, например, из ЭВМ по входу 18 записываются в вычислитель 11 константа М, задающая число уравнений в формируемой системе

55 линейных уравнений, а в цифровые фильтры

10 верхних частот — коэффициенты, характеризующие импульсную реакцию фильтра.

По команде от ЭВМ на вход 7 начинают поступать синхроимпульсы. В начале )-ro такта унитарный код с выхода ПАЦП 3 постуколичества уравнений, которое составило бы систему с единственным решением, т.е. записываются параметры для не менее Р уравнений, после чего вычислитель-11 осуществляет вычисление Р неизвестных погрешностей Хк (К = 1,P) линейности разрядов ЦАП путем решения полученной системы линейных уравнений и выдает значения вычисленных погрешностей на второй выход предлагаемого преобразователя.

При этом аналоговый сумматор 1 осуществляет суммирование двух аналоговых сигналов, поступающих с аналогового входа 6 и с выхода ЦАП 2. На выход аналогового сумматора 1 также выдается аналоговый сигнал, ЦАП 2 осуществляет преобразование Pразрядного цифрового двоичного кода }1 =

= (pj,Ä, .....,pP ) в аналоговый сигнал P (JT) в соответствии с выражением где / — номер синхроимпульса на входе 7;

Т вЂ” период следования синхроимпульсов.

Параллельный аналого-цифровой преобразователь (ПАЦП) 3 преобразует вход ной аналоговый сигнал в цифрово унитарный код, Формирователь 4 выходных кодов осу ществляет преобразование унитарного ко да, поступающего на его первый вход, в двоичный позиционный и суммирование этого кода с двоичным кодом, поступающим на второй вход формирователя 4 кодов.

Цифровой. фильтр 5 вырабатывает такое значение кода fj, чтобы в следующем )+1-м такте аналоговый сигнал на выходе ЦАП 2 полностью компенсировал (после суммирования в аналоговом сумматоре) входной аналоговый сигнал, Это означает, что ПАЦП

3 осуществляет преобразование остатка от компенсации входного аналогового сигнала. ПАЦП 3 может быть выполнен малоразрядным.

Элемент 9 задержки выполняет функцию задержки входного цифрового сигнала на один такт.

Цифровые фильтры 10 верхних частот синхронизируются импульсами с входа 7 синхронизации. Каждый из фильтров имеет параметры, выражающиеся последовательностью чисел, которую называют импульсной характеристикой фильтра, Параметры всех фильтров одинаковы, обозначим их ао, а1,....а и-i. Все фильтры выполняют операцию свертки.

На вход Р+1-го цифрового фильтра 10 с выхода формирователя 4 подаются сигналы

Zo, Z<,..., ZI,.... Последовательность цифровых выборок на выходе Р+1-го фильтра

5 обозначим Ьоу+1, Ь1p+>,...,ÜI p+t,... Тогда функция, реализуемая Р+1-м цифровым фильтром 10, имеет вид

Последовательность на выходе i-го цифрового фильтра 10 (! = 1,2,...,Р) обозначим

Ьо, Ь1,,...Ьу,. Пусть цифровая выбОрка на выходе элемента 9 цифровой задержки выражается через значение соответствующего двоичного кода следующим образом:

Тогда I-й цифровой фильтр 10 реализует функцию, 1674371 пает в формирователь 4, где преобразуется в двоичный код и суммируется с кодом, поступающим с цифрового фильтра 5. После этого на вход цифрового фильтра 5 поступает новый код, по которому вырабатывается цифровой код, являющийся предсказывающим кодом J+1-го такта, Этот код на выходе

ЦАП 2 к началу j+1-го такта вырабатывает аналоговый сигнал, который компенсирует входной аналоговый сигнал с входа устройства. Остаток от компенсации нэ выходе аналогового сумматора 1 составляет погрешность предсказывания. Этот остаток преобразуется ПАЦП 3 в начале )+1-го такта в унитарный код, с учетом которого формирователь 4 формирует цифровой код входного аналогового сигнала путем суммирования предсказанного кода на выходе цифрового фильтра 5 с кодом остатка на выходе ПАЦП 3 и выдает его на первый выход 8 и на вход цифрового фильтра 5 для осуществления преобразования в следующем такте.

Цифровой код входного аналогового сигнала с выхода формирователя 4 кодов поступает на вход Р+1-го цифрового фильтра 10 верхних частот. На вход каждого из остальных P фильтров 10 поступают сигналы p) (i -1,Р) двоичных разрядов кода с входа ЦАП 2, задержанные на один такт элементом 9 цифровой задержки, т,е. сигналы с . Все цифровые фильтры 10 верхних частот — линейные и имеют одинаковую импульсную характеристику, задаваемую коэффициентами ао, э1„,а,-t. Цифровые фильтры 10 верхних частот осуществляют цифровую фильтрацию соответствующих входных последовательностей путем известной. операции свертки. выделяя из них составляющую сигнала, частотный спектр которой лежит в полосе пропускания этих фильтров. Сигналы с выходов фильтров 10 в виде числовых последовательностей поступают на соответствующие входы вычислителя 11. Тактирование фильтров 10 и элемента

9 цифровой задержки осуществляется синхроимпульсэми с входа 7 устройства.

Реальные ЦАП вследствие различных причин имеют погрешность линейности преобразования, которая может быть выражена соотношением где Xi — погрешность линейности 1-ro разряда ЦАП;,и,...,,и „, p " — двоичный код на входе ЦАП (,и может принимать значения 0 или

1);

5 д- погрешность ЦАП при подаче на его вход двоичного кода.

Эта погрешность ЦАП 2 в предлагаемом устройстве приводит к появлению нелинейных искажений в цифровом эквиваленте входного аналогового сигнала на выходе формирователя 4.

Пусть верхняя частота спектра входного аналогового сигнала на входе 6 устройства равна f8 частота синхроимпульсов (часто

15 та дискретизации входного аналогового сигнала) на входе 7 устройства few» fa в (4 — 6 раз), верхняя частота подавления сигнала в цвифровых фильтрах 10 верхних частот 1под > 4 . При таком соотношении в

20 спектра частот входного аналогового сигнала, частоты его дискретизации и полосы пропускания фильтров 10 на выходе Р+1-го цифрового фильтра 10 верхних частот выделяется сигнал в виде последовательности

25 числовых выборок, обусловленный нелинейностью характеристики преобразования

ЦАП 2. При этом для любого данного J числовые выборки bi,р+1 на выходе Р+1-го и Ьр нэ выходе 1-го (i - 1,Р) цифровых фильтров

10 верхних частот связаны линейным уравнением вида

Х bi;i + bi p + > = 0 (2)

35 где Х вЂ” неизвестные погрешности линейности i-го (! = 1,Р) разряда контролируемого

ЦАП 2.

40 По сигналу от ЭВМ "Пуск цикла самоконтроля" на входе 17 устройства начинает работу вычислитель 11, в который по синхроимпульсам на входе 13 записываются параметры M уравнений вида (2), при этом для

45 обеспечения единственности решения выбирают М > P. После записи параметров М уравнений вычислитель 11 переходит к решению системы из М линейных уравнений с

Р неизвестными Х (I = 1,Р). Вычисленные

50 значения величин Х выдаются вычислителем 11 на второй выход 16 устройства и цикл контроля ЦАП на этом завершается. В процессе преобразования и ввода в ЭВМ длительных аналоговых Сигналов цикл

55 самоконтроля может быть повторен по инициативе ЭВМ многократно. Работа устройства в целом прекращается путем запрета подачи синхроимпульсов на вход 7.

1674371

5

20

30

40

50

Формула изобретения

1. Следящий аналого-цифровой преобразователь, содержащий аналоговый сумматор, первый вход которого является аналоговым входом преобразователя, а выход через параллельный аналого-цифровой преобразователь соединен с первыми входами формирователя выходных кодов, вторые входы которого объединены с соответствующими информационными входами цифроаналогового преобразователя и подключены к соответствующим выходам цифрового фильтра, информационные входы которсио подключены к соответствующим выходам формирователя выходных кодов и являются первыми выходами преобразователя, входы синхронизации формирователя выходных кодов, цифрового фильтра и цифроаналогового преобразователя объединены и являются входом синхронизации преобразователя, второй вход аналогового сумматора соединен с выходом цифроаналогового преобразователя, о т л ич а ю шийся тем, что. с целью расширения функциональных возможностей путем самоконтроля цифроаналогового преобразователя, в него введены элемент цифровой задержки, Р+1 цифровых фильтров верхних частот и вычислитель, выходы формирователя выходных кодов соединены с первыми входами (Р+1)-ro цифрового фильтра верхних частот, i-й выход элемента цифровой задержки соединен с информационным входом i-го цифрового фильтра верхних частот, где 6. (1-Р), выход каждого цифрового фильтра верхних частот соединен с соответствующими информационными входами вычислителя, вход синхронизации которого объединен с входами синхронизации цифровых фильтров верхних частот и элемента цифровой задержки и является входом синхронизации преобразователя, первым управляющим входом и вторыми выходами которого являются соответственно первый управляющий вход и выход вычислителя, второй управляющий вход которого объединен с управляющими входами цифровых фильтров верхних частот, а входы элемента цифровой задержки соединены с соответствующими выходами цифрового фильтра.

2. Преобразователь по п.1, о т л и ч а юшийся тем, что вычислитель выполнен на

Р+1 блоках памяти, двух мультиплексорах, умножителе накапливающем сумматоре, блоке решения системы линейных уравнений, трех регистрах, трех блоках сравнения, трех счетчиках и блоке управления, первый и второй входы которого являются соответственно входом синхронизации и первым управляющим входом вычислителя, вторым управляющим входом и выходами которого являются второй управляющий вход первого регистра и выходы блока решения системы линейных уравнений, управляющий вход которого соединен с первым выходом блока управления, с второго по десятый выходы которого соединены соответственно с установочным и суммирующим входами первого счетчика, с входами записи-чтения блоков памяти, установочным и суммирующим входами второго и третьего счетчиков, управляющим входом накапливающего сумматора и входом записи блока решения системы линейных уравнений, адресные входы которого соединены с соответствующими выходами второго и третьего счетчиков, а информационные входы — с выходами накапливающего сумматора, информационные входы которого соединены с соответствующими выходами умножителя, первые и вторые входы которого соединены с соответствующими выходами соответственно первого и второго мультиплексоров, адресные входы которых объединены соответственно с первыми входами первого и второго блоков сравнения и подключены к соответствующим выходам второго и третьего счетчиков, а. выходы первого счетчика соединены с соответствующими первыми входами третьего блока сравнения и адресными входами блоков памяти, информационные входы которых являются информационными входами вычислителя, а выходы соединены с соответствующими с первого по (Р+1)-й входами первого и второго мультиплексоров, вторые входы первого, второго и третьего блоков сравнения соединены с выходами второго, третьего и первого регистров соответственно, а выходы первого, второго и третьего блоков сравнения соединены с третьим, четвертым и пятым входами блока управления соответственно.

1674371