Импульсный регулятор

 

Изобретение относится к области автоматического регулирования и может быть использовано для импульсного регулирования различных технологических параметров , например, на компрессорной станции. Цель изобретения - повышение точности и быстродействия регулирования. Импульсный регулятор содержит датчик 1, измеритель 2 рассогласования, инвертор 3, первый ключ 4, сумматор 5, первый интегратор 6, триггер Шмитта 7, дифференциатор 8 первый элемент НЕ 9, релейный элемент 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11. второй элемент НЕ 12, задатчик 13 скорости нарастания сигнала, второй интегратор 14, третий элемент НЕ 15, первый элемент И 16, первый усилитель 17 мощности, исполнительный механизм 18, первый компаратор 19, второй элемент И 20, второй усилитель 21 мощности, задатчик 22 регулирующего воздействия, выпрямитель 23, второй ключ 24,задатчик 25 зоны нечувствительности, второй компаратор 26, задатчик 27 минимальной длительности импульса, первый переключатель 28, задатчик 29 уставки, второй переключатель 30. третий 31 и четвертый 32 компараторы. Цель изобретения достигается за счет введения элементов 23, 25,26, 27-32. 2 ил. Ё

сОюз сОВетских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 05 В 11/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Мйщщр 3"7ййтНО-твИВЧЕВНАч ЕНл ) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Фиг. /

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4744351/24 (22) 02.10.89 (46) 07.10.91. Бюл, 1Ф 37 (71) Донецкий политехнический институт (72) В,Н.Деканенко, М.К,Пухно, А.А,Цыганок, В.Я.Биленко, В.С.Дробыш и М.Л.Брегман (53} 62-50 (088,8) (56) Авторское свидетельство СССР

ЬВ 1594485, кл. 6 05 8 11/26, 1990. (54) ИМПУЛЬСНЫЙ РЕГУЛЯТОР (57) Изобретение относится к области автоматического регулирования и может быть использовано для импульсного регулирования различных технологических параметров, например, на компрессорной станции.

Цель изобретения — повышение точности и быстродействия регулирования. Импульсный регулятор содержит датчик 1, измеритель 2 рассогласования, инвертор 3, первый. Ж, 1682973 А1 ключ 4, сумматор 5, первый интегратор 6, триггер Шмитта 7, дифференциатор 8, первый элемент НЕ 9, релейный элемент 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, второй элемент НЕ 12, задатчик 13 скорости нарастания сигнала, второй интегратор 14, третий элемент НЕ 15, первый элемент И 16, первый усилитель 17 мощности, исполнительный механизм 18, первый компаратор

l9, второй элемент И 20, второй усилитель

21 мощности, задатчик 22 регулирующего воздействия, выпрямитель 23, второй ключ

24, задатчик 25 зоны нечувствительности, второй компаратор 26, задатчик 27 минимальной длительности импульса, первый переключатель 28, задатчик 29 уставки, второй переключатель 30, третий 31 и четвертый 32 компараторы. Цель изобретения достигается эа счет введения элементов 23, 25, 26, 27-32, 2 ил.

1682973

25

Изобретение относится к области автоматического регулирования и может быть использовано для импульсного регулирования различных технологических параметров, например, нз компрессорной станции.

Цель изобретения — повышение точности и быстродействия регулирования.

На фиг. 1 представлена блок-схема импульсного регулятора; на фиг. 2 представлены временные диаграммы сигналов на выходе его блоков.

Импульсный регулятор содержит (фиг. 1) датчик 1, измеритель 2 рассогласования, инвертор 3, первый ключ 4, сумматор 5, первый интегратор 6, триггер Шмитта 7, дифференциатор 8, первый элемент НЕ 9, релейный элемент 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, второй элемент НЕ 12, задатчик 13 скорости нарастания сигнала, второй интегратор 14, третий элемент НЕ

15, первый элемент И 16, первый усилитель

17 мощности, исполнительный механизм

18, первый компаратор 19, второй элемент

И 20, второй усилитель 21 мощности, задатчик 22 регулирующего воздействия, выпрямитель 23, второй ключ 24, задзтчик 25 зоны нечувствительности, второй компарэтор 26, задатчик 27 минимальной длительности импульса, первый переключатель 28, задатчик

29 уставки, второй переключатель 30, третий компарзтор 31, четвертый компэратор

32.

Импульсный регулятор рэботэе7 cll8jgf ющим образом.

Сигнал с датчика 1 (фиг. 2, кривая 33) поступает на вход измерителя 2 рассогласования, где сравнивается с сигналом задания (фиг. 2, кривая 34). Сигнал рассогласования (фиг. 2, кривая 35) через замкнутый второй ключ 24 поступает на первый вход сумматора 5 (фиг. 2, кривая 36). Замкнутое состояние ключей 24 и 4 соответсгвует нулевому уровню сигнала на управляющем входе ключа (фиг. 2, кривые 37 и 38). С выхода сумматора

5 сигнал (фиг. 2, кривая 39, интервал времени to-tt) поступает на вход первого интегратора 6. Выходное напряжение первого интегратора при этом линейно уменьшается (фиг. 2, кривая 40) до тех пор, пока не станет равным отрицательному уровню (фиг. 2, кривая 41) срабатывания триггера Шмитта 7 (фиг. 2, момент времени t>). В этот момент времени триггер Шмиттэ переключается в состояние логической "1" (фиг. 2, кривая 42, момент времени t>), При этом сигнал логической "1" (фиг. 2, кривая 42, интервал времени t1-t2) подается нэ первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11. На второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подается такие сигнал логической "1" с выхода релейного элемента 10 (фиг. 2, кривая

43), так как на его входе присутствует положительный сигнал рассогласования (фиг. 2, кривая 35) с выхода измерителя 2 рассогласования, На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 появляется сигнал логического

"0" (фиг. 2, кривая 38, интервал времени

11 — 12), а на выходе второго элемента НЕ 12— сигнал логической "1" (фиг. 2, момент време,ни t1-t2, кривая 37). Эти сигналы, поступая на управляющие входы ключей 4 и 24, переключают их (фиг. 2, кривые 44 и 36 соответственно), при этом первый ключ 4 замыкается, а второй ключ 24 размыкается. Нз второй вход сумматора 5 с выхода инвертора 3 через замкнутый первый ключ 4 (интервал времени t> — Q) подается инверсный сигнал рассогласования (фиг. 2, кривая 44). С выхода сумматора (фиг. 2,. кривая 39, интервал времени t1 t2) сигнал подается на вход первого интегратора 6, выходной сигнал которого начинает линейно возрастать (фиг. 2, кривая 40, момент времени t1 — t2). Напряжение на выходе первого интегратора 6 растет до тех пор, пока не станет равным пол:ожительному уровню (фиг. 2, кривая 45)срабатывания триггера Шмитта 7. В этот момент времени (фиг, 2, момент времени t2) выходной сигнал триггера Шмитта (фиг, 2, кривая

42) становится равным логическому "0". При этом на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 подается сигнал логического

"0" (фиг. 2, кривая 42, момент времени tz-tç), на второй вход — сигнал логической "1" (фиг, 2, кривая 43), так кэк сигнал рассогласования по-прежнему остается положительной полярности. На выходе элемента MCkJllOЧАЮЩЕЕ ИЛИ 11 появляется сигнал логической "1" (фиг. 2, кривая 38, интервал времени t2 — 1з), нэ выходе второго элемента

НЕ 12 — сигнал логического "О" (фиг. 2, кривая 37, интервал времени tz — 1з), После этого происходит переключение первого 4 и второго 24 ключей (фиг. 2, кривые 44 и 36 соответственно). В интервале tz — 1з первый ключ

4 разомкнут, а второй ключ 24 замкнут. Далее процесс повторяется аналогично (фиг. 2, интервал времени з-тз). С уменьшением сигнала рассогласования (фиг. 2, кривая 35) уменьшается уровень сигнала нз выходе сумматора 5 (фиг. 2, кривая 39), что приводит к более медленному возрастанию (убыванию) напряжения на выходе первого интегратора 6(фиг, 2, кривая 40), а следовател:ьно, и к уменьшению частоты импульсов на выходе триггера Шмитта 7 (фиг. 2, кривая 42).

С выхода триггера Шмитта импульсы поступают на дифференциатор 8, с выхода которого продифференцированный сигнал (фиг. 2, кривая 46) через первый элемент НЕ

1682973

9 (фиг. 2, кривая 47) поступает на управляющий вход второго интегратора 14. На вход второго интегратора 14 подается также сигнал (фиг. 2, кривая 48) с задатчика 13 скорости нарастания сигнала, величина которого определяет скорость нарастания напряжения (фиг. 2, кривая 49) на выходе второго интегратора 14, В моменты времени t>, з, tg, 17, когда сигнал на выходе первого элемента

НЕ 9 (фиг. 2, кривая 47) равен логическому

"0", происходит обнуление второго интегратора 14, после чего сигнал на его выходе начинает линейно возрастать (фиг. 2, кривая

49). В эти периоды времени сигнал (фиг. 2, кривая 47) равен логической "1".

Сигнал с выхода второго интегратора 14 (фиг. 2, кривая 49) поступает на второй вход четвертого компаратора 32, где сравнивается свеличиной сигнала,,поступающего на его первый вход с выхода задатчика 29 уставки (фиг. 2, кривая 50).

Сигнал с выхода четвертого компаратора 32 поступает на управляющий вход второго переключателя 30, На вход замыкающих контактов второго переключателя 30 поступает сигнал с выхода задатчика 29, на вход размыкающих контактов второго переключателя 30 — с выхода второго интегратора 14. Появление непрерывного сигнала на выходе регулятора задается величиной уставки — выходной сигнал задатчика 29. При величине пилообразного напряжения (фиг.

2, кривая 49) на втором входе четвертого компаратора 32 меньше величины уставки (фиг, 2, кривая 50) на его первом входе,на выходе четвертого компаратора 32 присутствует уровень логической " 1" (фиг, 2, кривая 51), второй переключатель 30 находится в исходном состоянии. На второй вход первого компаратора 19 поступает сигнал с выхода второго интегратора 14 через размыкающие контакты второго переключателя 30 (фиг, 2, кривая 52). Когда величина пилообразного напряжения достигнет величины уставки и станет больше ее, четвертый компаратор 32 срабатывает, на управляющий вход второго переключателя 30 поступает сигнал логического "0" (фиг. 2, кривая 51), который переключает контакты, и на второй вход первого компаратора 19 поступает сигнал с выхода задатчика 29 через размыкающий контакт второго переключателя 30 (фиг.

2, кривая 52), Таким образом, величина пилообразного напряжения ограничивается сверху величиной уставки, поступающей с выхода задатчика 29.

Выпрямленный сигнал рассогласования (фиг. 2, кривая 53) поступает на второй вход третьего компэратора 31, где сравнивается с величиной сигнала, поступающего на первый вход с выхода задатчика 27 минимальной длительности импульса (фиг. 2, кривая 54), Сигнал с выхода третьего компаратора 31 поступает на управляющий вход первого переключателя 28, На вход размыкающего контакта первого переключателя 28 поступает сигнал с выхода задатчика 27, на вход нормально замыкающего контакта первого переключателя 28 — сигнал с выхода выпрямителя 23.

Минимальная длительность выходных импульсов регулятора задается величиной уставки выходного сигнала задатчика 27 (фиг.

2, кривая 54), При величине выпрямленного сигнала рассогласования на втором входе третьего компаратора 31 меньше величины уставки на его первом входе на выходе третьего компаратора 31 присутствует уровень логической "1" (фиг. 2, кривая 55), первый переключатель 28 находится в исходном состоянии, На первый вход первого компаратора 19 поступает сигнал с выхода задатчика 27 через нормально размыкающий контакт первого переключателя 28 (фиг. 2. кривая 54), Когда величина выпрямленного сигнала рассогласования превысит величину уставки, третий компаратор срабатывает, на управляющий вход первого переключателя 28 поступает сигнал логического

"0" (фиг. 2, кривая 55), который переключает контакты, и на первый вход первого компаратора 19 поступает сигнал с выхода выпрямителя 23 через замыкающий контакт первого переключателя 28 (фиг, 2, кривая

56). Таким образом, величина выпрямленного сигнала рассогласования ограничивается снизу величиной уставки, поступающей с выхода задатчика 27.

Сигналы с выходов первого 28 и второго

30 переключателей (фиг. 2, кривые 56 и 52) поступают соответственно на первый и второй входы первого компаратора 19, где сравниваются между собой. В зависимости от соотношения величин входных сигналов на выходе первого компаратора 19 присутствует либо непрерывный сигнал, либо импульсы, длительность и частота которых зависит от величины сигнала рассогласования (фиг. 2, кривая 57).

Зона нечувствительности задается величиной выходного сигнала задатчика 25 (фиг. 2, кривая 58). Этот сигнал подается на первый вход второго компаратора 26, на второй вход которого поступает выпрямленный сигнал рассогласования с выпрямителя

23, Если выпрямленный сигнал рассогласования меньше величины, задаваемой задатчиком 25 зоны нечувствительности (т.е. сигнал находится в зоне нечувствительности), на выходе второго компаратора 26 по1682973

30

50 является сигнал, запрещающий прохождение импульсов на исполнительный механизм 18 (фиг. 2, кривая 57).

Импульсы с выхода первого компаратора 19 поступают на первый 16 и второй 20 элементы И, на вторые входы которых подается сигнал с выхода релейного элемента

10, причем на первый элемент И 16 он подается через третий элемент НЕ 15, Сигнал на выходе третьего элемента НЕ 15 равен в этот период логическому "0". Релейный элемент 10 служит для выбора канала регулирования, На третьи входы первого 16 и второго 20 элементов И поступает сигнал разрешения или запрета прохождения импульсов на исполнительный механизм 18.

При положительном сигнале рассогласования (фиг. 2, кривая 35)работают второй элемент И 20, второй усилитель 21 мощности и исполнительный механизм 18., При отрицательном сигнале рассогласования работают третий элемент НЕ 15, первый элемент И 16, первый усилитель 17 мощности и исполнительный механизм 18, Кроме того, в этом случае изменяется полярность сигнала на выходе релейного элемента 10 и очередность переключения первого

4 и второго 24 ключей при неизменных сигналах на выходах других блоков, Таким образом, введение в регулятор трех задатчиков, второго„третьего и четвертого компараторов, третьего и четвертого переключателей позволяет повысить его точность и быстродействие за счет использования зоны нечувствительности и ограничений максимальной и минимальной длительности выходных импульсов, Формула изобретения

Импульсный регулятор, содержащий последовательно соединенные датчик. измеритель рассогласования, инвертор, первый ключ, первый сумматор, первый интегратор, триггер Шмитта, дифференциатор, первый элемент НЕ, подключенный выходом к входу обнуления второго интегратора, информационный вход которого соединен с выходом задатчика скорости нарастания сигнала, выход задатчикэ регулирующего воздействия подключен к второму входу измерителя рассогласования, соединенного выходом с входом выпрямителя, через второй ключ с вторым входом второго сумматора, а также через последовательно подключенные релейный элемент, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ, второй элемент НЕ с управляющим входом второго ключа, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с управляющим входом первого ключа, а его второй вход подключен к выходу триггера Шмитта, выход релейного элемента соединен через последовательно подключенные третий элемент НЕ, первый элемент И, первый усилитель мощности с первым входом исполнительного механизма, к второму входу которого через последовательно подключенные второй элемент И, второй усилитель мощности подсоединен выход первого компаратора, соединенный с вторым входом первого элемента И, второй вход второго элемента И объединен с входом третьего элемента НЕ, отличающийся тем, что, с целью повышения точности и быстродействия регулирования, в него введены задатчик зоны нечувствительности, эадатчик минимальной длительности импульса, задатчик уставки, второй, третий и четвертый компараторы, первый и второй переключатели, выход задатчика зоны нечувствительности через второй компаратор соединен с третьими входами nepeoro и второго элементов И, выход задатчика минимальной длительности импульса подключен к первому входу третьего компаратора и к первому информационному входу первого переключателя, подключенного выходом к первому входу первого компаратора, выход третьего компаратора подключен к управляющему входу первого переключателя, выход задатчика уставки соединен с первым входом четвертого компаратора и первым информационным входом второго переключателя, соединенного выходом с вторым входом первого компаратора, выход четвертого компаратора соединен с управляющим входом второго переключателя, выход выпрямителя подключен к вторым входам второго и третьего компараторов и к второму информационному входу первого переключателя, выход второго интегратора соединен с вторым входом четвертого компаратора и с вторым информационным входом второго переключателя.

1682973

4 о

0

0 о о о

У о

0 о

U о

Фиг. Г

Составитель В.Башкиров

Редактор Т.Юрчикова Техред M.Ìîðãåíòàë Корректор И.Муска

Заказ 3411 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва. Ж-35, Раушская наб., 4/б

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101