Устройство для контроля логических блоков

 

Изобретение относится к вычислительной технике и может использоваться для контроля логических блоков, в частности ПЛМ. Цель изобретения - увеличение быстродействия и упрощение устройства. Устройство содержит регистр сдвига, два сумматора по модулю два, два триггера и элемент И. В отличие от известных схем кольцевого тестирования контроль осуществляется в каждом такте работы устройства . 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 11/00

ГОСУДАР СТВЕ ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Х1 1о (Х1,.... Хп )®Хп + 1 х2 =х1

° ° Ю

Хп + 1 = Хп

Хп +2 = Хп+1 (21) 4661293/24 . (22) 10.03,89 (46) 30. l1,91. Бюл. М 44 (71) Казанский государственный университет им.В.И.Ульянова-Ленина (72) P.Х.Латыпов, Ш.P.Нурутдинов и

Е.Л.Столов (53) 681.326.7(088. 8) (56) Электроника. 1977, йв 5, с.23 — 33.

Авторское свидетельство СССР

М 1241434, кл. Н 03 К 3/84, 1984.

Изобретение относится к вычислительной технике и может найти применение в схемах встроенного контроля логических блоков, в частности ПЛМ.

Цель изобретения — увеличение быстродействия и упрощение устройства.

На чертеже приведена функциональная схема предложенного устройства. . На схеме позицией 1 обозначен контролируемый блок, в качестве примера которого рассматривается программируемая логическая матрица (ПЛМ).

Устройство содержит m-входовой сумматор 2 по модулю два, 3-входовой сумматор 3 по модулю два, 0-триггер 4, (и+2)-разрядный регистр 5 сдвига, 0-триггер

6, элемент И 7, вход 8 сигнала "Пуск", вход

9 задания режима, группу 10 входов начальной установки, выход 11 сигнала ошибки.В режиме обычного функционирования

ПЛМ 1 реализует m функций от и аргументов

5 (х1,...,хп) при i=1,2,. „п1. Значения аргументов подаются на первые п входов ПЛМ 1, а! .ЯХ,» 1695304 А1 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к вычислительной технике и может использоваться для контроля логических блоков, в частности

ПЛМ. Цель изобретения — увеличение быстродействия и упрощение устройства, Устройство содержит регистр сдвига, два сумматора по модулю два, два триггера и элемент И. В отличие от известных схем кольцевого тестирования контроль осуществляется в каждом такте работы устройства. 1 ил. значения функций снимаются с первых m выходов ПЛМ 1.

В режиме контроля на первый разряд регистра 5 поступает сигнал

f.= 1(Х1,...,Хп)6 ...® т(Х1,...,Хп)®Хп + 1 =

1О(Х1 „...Хп) ® Хп+

Регистр 5, ПЛМ 1, сумматор 2 вместе с обратными связями образуют автономный генератор, диаграмма переходов которого состоит только иэ циклических компонент, Пусть состояние регистра 5 x1.....хп+2 есть состояние этого генератора в момент t.

Обозначим состояние генератора в момент

t+1 КаК Х1,...,Хп+2. ИМЕЮТ МЕСТО ураВНЕНИя переходов:

1695304

Из системы (1) находим выражение хь

l-1,n+1 через х, j=1,п+2:

x> =.х2 х2 =xi

Фб ° хп =хо+1 хп + 1 = x1®fp (х2,.", хп + 1

Пусть при программировании на а+1-м выходе ПЛМ 1 была реализована функция 10 !

f(xz,...,xn+ >). Из равенства хл+ 1 = x + 2 следует, что для исправной ПЛМ 1: к +2©х ®

1о(хг,...,xn+>) = О. Поэтому при исправной ра боте ПЛ М 1 состояние 0-триггера 4 соответствует сигналу "0". Если же в каком-либо такте 0-триггер 4 перейдет в состояние, со; ответствующее сигналу "1", то это сигнали зирует о неисправности ПЛМ 1.

Устройство работает следующим абраРежим контроля. Режим контроля обеспечивается подачей единичного сигнала по входу 9. После подачи единичного сигнала по входу 9 на вход 8 подается сигнал "Пуск"., Этот сигнал вызывает синхронно с такто- 25 вым сигналом появление единично о сигнала на выходе триггера 6, который, в свою

Медь, устанавливает в нулевое состояние

В=фФФер 4. Одновременно нулевой сигнал, с ваничка элемента И 7 подается на Ч-вход 30 ,, фМФййфЭ 5, обеспечивая режим параллель июй загрузки регистра 5с установочных входов 10. Займ обеспечивается первая проверка col отиэаения х +2®х 91о(хр,...,хw>) = 0 после снятю сигнала "Пуск".. Поэтому начальное 35 значение (@+2)-го разряда регистра 5 подбирается таким образом, чтобы при исправной

ПЛМ 1 выполнялось указанное соотношеwe. После снятия сигнала "Пуск" триггер 6 (синхронно с тактовым сигналом) переходит 40 в нулевое состояние, открывая элемент И 7.

Единичный сигнал с выхода элемента И 7 подается на V-вход регистра 5, обеспечивая режим сдвига регистра 5 в сторону разрядов с большимв вемерами. Регистр 5, ПЛМ 45

1, сумматор 2 иФиеодулю два вместе с обратными связями ебразуют автономный генератор, При функционировании генератора в сумматоре 3 вычисляется сумма по модулю два сигналов с выходов 01 и СЬ+ регистра 50

5 и с(в+1)-го выхода ПЛМ 1. Если на выходе сумматора 3 появляется сигнал "1", в это же состояние переходит триггер 4, и принимается решение о неисправности ПЛМ 1.

Рабочий режим. Он устанавливается подачей сигнала "0" на вход 9, в результате чего на выходе элемента И 7 обеспечивается режим считывания для регистра 5.

Количество тактов в процедуре контроля зависит от количества состояний в циклической последовательности автономного генератора, составленного из регистра 5, ПЛ.M 1 и сумматора 2. В какой именно циклической составляющей диаграммы переходов находится генератор зависит от начального состояния регистра 5. Таблица распределения состояний регистра 5 по циклическим составляющим диаграммы переходов автономного генератора строится при предварительном математическом моделировании.

Положительный эффект от использования изобретения заключается в существенном упрощении схемы и увеличении быстродействия устройства, так как проверка осуществляется в каждом такте его работы, а не в конце цикла тестирования, как это происходит в известных схемах кольцевого тестирования.

Формула изобретения

Устройство для контроля логических блоков, содержащее регистр сдвига, два сумматора по модулю два, два триггера, элемент И, группа разрядных выходов регистра. сдвига, кроме последнего, образует группу информационных выходов устройства для подключения к группе входов контролируемого объекта, последний и предпоследний разрядные выходы регистра сдвига соединены с первыми входами соответственно первого и второго сумматоров по модулю два, первый разрядный выход регистра сдвига соединен с вторым входом первого сумматора по модулю два, выход второго сумматора по модулю два соединен с входом последовательного ввода информации регистра сдвига, тактовые входы первого и второго триггеров и регистра сдвига обьединены, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия и упрощения устройства, входы второго сумматора по модулю два, кроме первого, и третий вход первого сумматора по модулю два образуют группу информационных входов устройства для подключения к выходам контролируемого обьекта, выход первого сумматора по модулю два соединен с 0-входом первого триггера, выход которого образует выход сигнала ошибки устройства, вход сброса первого триггера соединен с первым инверсным входом элемента И и подключен к выходу второго триггера, 0-вход которого образует вход сигнала "Пуск" устройства, второй вход элемента И образует вход задания режима устройства, выход элемента И соединен с входом задания режима регистра сдвига, rpynna входов параллельной за1695304 грузки которого образует группу входов на- вход регистра сдвига образует одноименчэльной установки устройства, тактовый ный входустройства.

Составитель М.Иванов

Техред М.Моргентал Корректор Э.Лончакова

Редактор М.Келемеш

Заказ 4163 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101