Устройство временной автоматической регулировки усиления

 

Изобретение относится к радиолокации . Цель изобретения - повышение помехозащиненности. Устройство временной автоматической регулировки усиления содержит регулируемый усилитель 1, видеодетектор 2, первый и второй пороговые блоки 3 и 4, блок 5 памяти, блок 6 сложения, формирователь 7 управляющего напряжения, синхронизатор 8 и блок 9 оценки среднего значения, который содержит первый и второй элементы И, первый и второй энэлогоцифровые преобразователи, первый и второй накапливающие сумматоры, первый и второй вентили и формирователь разности кодов. Повышение помехозащищенности достигается за счет использования для формирования оценки среднего значения смеси сигнала и помехи оценки значений амплитуд за время длительности выбросов огибающей смеси, превысивших два пороговых уровня. 1 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕTCKVIX

СОЦИАЛИСТИ (ЕСКИХ

РЕСПУБЛИК (19) (ll) ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4663406/09 (22) 20.03.89 (46) 07.01.92. Бюл, Ы 1 (72) Ф.М.Андреев и В.В.Райда (53) 621.396.96(088.8) (56) Авторское свидетельство СССР

N . 1054879, кл, Н 03 G 3/20, 1982.

Авторское свидетельство СССР

N 646418. кл. Н 03 G 3/20. 1977. (54) УСТРОЙСТВО ВРЕМЕННОЙ АВТОМАТИЧЕСКОЙ РЕГУЛИРОВКИ УСИЛЕНИЯ (57) Изобретение относится к радиолокации. Цель изобретения — повышение помехозащиненности. Устройство временной автоматической регулировки усиления содержит регулируемый усилитель 1, видеодеИзобретение относится к радиолокации и может использоваться в импульсных радиолокационных приемниках для поддержания требуемого усиления в приемном тракте при изменении уровня шумов и воздействия мешающих отражений.

Цель изобретения — повышение помехозащищенности.

На фиг.1 приведена структурная электрическая схема предлагаемого устройства; на фиг.2 — структурная электрическая схема блока оценки среднего значения; на фиг.3— пример выполнения синхронизатора; на фиг.4-временныедиаграммы, поясняющие динамику работы предлагаемого устройства.

Устройство временной автоматической регулировки усиления содержит регулируемый усилитель 1, видеодетектор 2, первый и второй пороговые блоки 3 и 4, блок 5 памя(s))s G 01 $7/34, H 03 G 3/20 тектор 2, первый и второй пороговые блоки

3 и 4, блок 5 памяти, блок 6 сложения, формирователь 7 управляющего напряжения, синхронизатор 8 и блок 9 оценки среднего значения, который содержит первый и второй элементы И, первый и второй аналогоцифровые преобразователи, первый и второй накапливающие сумматоры, первый и второй вентили и формирователь разности кодов. Повышение помехозащищенности достигается за счет использования для формирования оценки среднего значения смеси сигнала и помехи оценки значений амплитуд за время длительности выбросов огибающей смеси, превысивших два пороговых уровня. 1 з.п. ф-лы, 4 ил. ти, блок 6 сложения, формирователь 7 управляющего напряжения, синхронизатор 8 и блок 9 оценки среднего значения. который содержит первый и второй элементы И 10 и

11, первый и второй аналого-цифровые преобразователи 12 и 13, первый и второй накапливающие сумматоры 14 и 15, первый и второй вентили 16 и 17 и формирователь 18 разности кодов, синхронизатор 8 содержит гечератор 19 импульсов, вентиль 20. первый триггер 21, первый и второй счетчики 22 и

23, первый и второй дешифраторы 24 и 25, элементы ИЛИ 26, второй и третий триггеры

27 и 28 и элемент И вЂ” НЕ 29.

Устройство временной автоматической регулировки усиления работает следующим образом.

В момент окончания излучения зондирующего сигнала на вход синхронизатора 8 поступает импульс (фиг.4а), по которому на

1704116

Разность коДов В ljcp и B2jcp в виДе Двоичного кода В! в зависимости от десятичных эквивалентов их значений. С выхода блока 9 оценки среднего значения двоичный код в дискретные моменты времени поступает на первый вход блока 6 сложения, на выходе которого формируется двоичный код С1, значение которого определяется выражением

Cj = Bj9Rj, rpe9- операция суммирования по mod 2. Rj — двоичный код, который o) хранится в блоке 5 памяти для данной выборки и который соответствует начальному значению, коэффициента усиления Kj 0 регулируемого усилителя 1. По импульсному сигналу с третьего выхода синхронизатора

8 блок 5 памяти переводится в режим записи и двоичный код Cj с выхода блока 6 сложения записывается в первую ячейку памяти блока 5 памяти в момент поступления нулевого логического уровня "Лог.О на его четвертый управляющий вход (фиг.4в).

Одновременно с этим с выхода блока 6 сложения двоичный код Cj поступает на вход формирователя 7 управляющего напряжения, на выходе которого в соответствии со значением кода Cj формируется управляющее напряжение Ujv p(фиг.4к), изменяющее коэффициент усиления Kj регулируемого усилителя 1 в первой выборке по дистанции дальности. Через временной интервал

1сп.3 = М Тсл.2 на пЯтом выходе синхРонизатора 8 формируется импульсный сигнал (фиг,4е), который поступает на пятый управляющий вход блока 9 оценки греднего значения и устанавливает его е исходное состояние, т.е. блок 9 оценки среднего значения готов для определения состоятельной сцeíêè среднего значения входной реализации для следующей второй выборvè го дистанции дальности. Очередной импульс с второго выхода синхронизатора 8 поступает на второй упраБляющий вход блока 5 памяти и на третий управляющий вход блока 9 оценки среднего значения. По переднему фронту этого импульса в блоке 5 памяти форм руется код а; е а второй выборки А2, определяющий выбор очередной второй ячейки памяти для считывания очередного

lo) значения двоичного кода R2, пропорционального начальному значению коэффициента усиления K2" регулируемого усилителя

1. Работа устройства во второй выборке пс дистанции дальности аналогична работе, как и в первой выборке. После L-й выборки по дистанции дальности на четвертом выходе синхронизатора 8 формируется импульсный сигнал в виде "Лог.О" (фиг,4д), который поступает на четвертый управляющий вход блока 5 памяти. Одновременно с этим с пятого выхода синхронизатора В (фиг.4e) фор5

55 мируется импульсный сигнал "Лог.1", по которому блок 9 оценки среднего значения устанавливается в исходное состояние. Поступление импульсного сигнала на четвертый управляющий вход блока 5 памяти переводит последний в исходное состояние, при котором вновь формируется начальное значение кода адр са А, выбора значения двоичного кода С!", записанного в первую ячейку памяти и пропорционально коэффициенту усиления К() в первой выборке по дистанции дальности регулируемого усилителя 1 в предыдущем такте зондирования. В следующем периоде зондирования при поступлении очердного синхроимпульса на вход синхронизатора 8 устройство работает как описано ранее. При этом s режиме считывания (чтения) с выхода блока 5 памяти на первый вход блока 6 сложения в каждой -й выборке по дистанции дальности, j = 1 L, поступаетдвоичный код Rj значение кото(1)

fi) (i) рого определяется выражением R, = С, 9

+ Rj, т.е. начальное значение установки коэффициента усиления регулируемого усилителя 1 устройства в каждой )-й выборке уже определяется с учетом закона изменения входной реализации s виде смеси сигналов и помех по длительности превышения установленных пороговых уровней Х! и Х2, а также значений амплитуд в выборках эа предыдущий период зондирования. Таким образом в каждой J-й выборке иэ L выборок по дистанции дальности в предлагаемом устройстве определяется рекурсиьчая оценка среднего значения изменения входной реализации и по данной оценке осуществляется изменение коэффициента усиления регулируемого усилителя 1 относительно предыдущих значений, а аткже запоминание в блоке 5 памяти двоичных кодов, пропорциональных вновь установленным значениям коэффициентов усиления в каждой выборке по дистанции дальности. В очередном периоде зондирования данная оценка среднего значения в выборках используется для ругулирования коэффициента усиления регулируемого усилителя 1. т.е. в предлагаемом устройстве осуществляется ад-лтивная подстройка закона изменения усиления регулируемого усилителя при изменении вида входной реализации.

Блок 9 оценки среднего значения работает следующим образом.

В исходном состоянии на выходах первогс и второго аналогоцифровых преобразователей 12 и 13 установлены двоичные коды В1) и B2j, десятичный эквивалент которых равен нулю. Уровень "Лог.1 с четвертого управляющего входа блока 9 оценки среднего значения поступает на управляю170411" цифровых преобразователей 12 и 13 суммиРуются соответственно в первом и втором накапливающих сумматорах 14 и 15 при поступлении импульсных сигналов на их уп- 30 равляющие входы. Усреднение значений результирующих кодов сумм в первом и вто35

45

55 щие входы первого и второго вентилей 16 и

17, которые в данном случае закрыты. Первый и второй накапливающие сумматоры 14 и 15 находятся в исходнол состоянии, при котором на их выходах сформированы двоичные коды, десятичный эквивалент которых равен нулю. На выходе формирователя

18 разности кодов сформирован двоичный код Bj, десятичный эквивалент которого также равен нулю. При одновременном поступлении сигнала входной реализации на объединенные сигнальные входы первого и второго аналого-цифровых преобразователей 12 и 13, а также тактовых импульсов на управляющие входы первого и второго аналого-цифровых преобразователей 12 и 13 происходит цифровое преобразование входной реализации в каждой )-й выборке данного периода зондирования, Диапазон квантования соответствует динамическому диапазону регулируемого усилителя 1 устройства, Шаг квантования Ь U = 0мин = Ощ, где о — дисперсия собственных шумов регулируемого усилителя 1. Двоичные коды В11 и Bg с выходов первого и второго аналогором накапливающих сумматорах 14 и 15 по числу отсчетов N в j-й выборке осуществляется путем исключения младших разрядов на их выходах. Так, при N = 16 =2", п = 4 исключаются четыре младших разряда. Поступление сигнала в виде "Лог.О" на управляющие входы первого и второго вентилей

16 и 17 обеспеч1;гает открыeaHve последних. В результате этого усреднен,ые значениЯ РезУльтиРУющих сУмм Bljcp. Бг, р с выходов первого и в с„ого на аплива о.цих сумматоров 14 и I . врез с-крь Tblc-: горь. и и второй вентили 16 и 1 поступают на соответствующие входы формирователя 18 разности кодов, разность кодов в котором формируется путем суммирования кодов по

mod 2, прямого кода В;;ср и обратного кода

В2)ср, если B)jrp > E j p, Или же прямого кода

- 2jcp и обратного Bjjcp, если В2)ср > В ijcp.

Код разности Bj с выходов формирователя

18 разности кодов поступает на выход блока

9 оценки среднего значения. Поступление импульсного сигнала в виде "Лог.1" на вторые управляющие входы (обнуления) первого и второго накапливающих сумматоров 14 и 15 переводит последние в исходное нулевое состояние и тем самым блок 9 оценки среднего значения устанавливается в ис5

25 ходное состояние. Синхронизатор 8 работает следующим образом.

В исходном состоянии первый, второй и третий триггеры 21, 27 и 25, первый и второй счетчики 22 и 23 находятся в нулевом состоянии, при котором на прямых выходах всех триггеров присутствуют сигналы "Лог.О".

При этом на первом выходе синхронизатора

8 сформирован сигнал "Лог.О". На выходе первого и второго дешифраторов 24 и 25, а следовательно, и на четвертом и третьем выходах синхронизатора 8 присутствуют сигналы "Лог.1". На пятом выходе синхронизатора 8 установлен сигнал "Лог.О". так как третий триггер 28 находится в нулевом состоянии и на его инверсном выходе сформирован сигнал "Лог.1", поступающий на второй вход элемента И-НЕ 29. На вход синхронизатора 8 и далее на тактовый вход первого триггера 21 поступает синхроимпульс после окончания зондирующего сигнала. По переднему фронту этого импульса первый триггер 21 устанавливается в единичное состояние. при котором сигнал

"Лог.1" с его прямого выхода поступает нэ управляющий вход вентиля 20 и по сигнальному входу открывает его. В результате этого импульсы генератора 19 импульсов с периодом следования Tc>z через вентиль 20 поступают на вход установки в нулевое состояние третьего триггера 28. подтверждая

его исходное состояние. Эти импульсы поступают на тактовый вход первого счетчика

22, на вход установки в единичное состояние второго триггера 27 и. на второй выход синхронизатора 8. С поступлением первого импульса второй триггер 27 устанавливается в единичное состояние и íà его выходе. а следовательно, и на первом выходе синхронизатора 8 форл ируется сигнал "Лог.1", Одновременно с этим ил;пульсы генератора 19 импульссв поступают на тактовый вход перE ro счетчика 22. изменяя каждый раз его состояние ., следовательно, изменяется значение двоичного кода на его выходах, Емкость первого счетчика 22 определяет число отсчетов N в каждой j-й выборке. После поступления N импульсов генератора 19 импульсов на тактовый вход первого счетчика 22 на выходе второго дешифратора 25 формируется сигнал "Лог.О", который поступает на третий выход синхронизатора 8 и на первый вход элемента ИЛИ 26, с выхода которого сигнaë "Лог.О" поступает на вход установки в нулевое состояние второго триггера 27 и переводит последний в исходное состояние, при котором на первом выходе синхронизатора 8 устанавливается сигнал "Лог.О". Очередной импульс генератора 19 импульсов вновь изменяет состоя1704116

10 ние первого счетчика 22. В результате этого на его выходе переполнения формируется импульсный сигнал "Лог.1", который поступает на тактовый вход второго счетчика 23 и на тактовый вход третьего триггера 28 и изменяет его состояние, Сигнал "Лог.1" с выхода третьего триггера 28 поступаег нэ второй вход элемента И-НЕ 29, на Выходе которого сигнал "Лог.1" поступает на пятый выход синхронизатора 8. Поступление сигнала на тактовый вход второго счетчика 23 изменяет его состояние, следовательно, изменяется значение двоичного кода на выходах счетчика. Емкость второго счетчика 23 определяет число выборок L по дистанции дальности устройства. В момент поступления L-го импульса на вход второго счетчика

23 третий триггер 28 переводится в един1;ное состояние, а очередным импульсом генератора 19 и лпульсов будет внсвь установлен в искодное состояние. Пр. зточ на пятом выходе синхрснизатора 8 будет сформирован o eð2äíoé импульс положительной полярности. По окончании L-го импульса на тактовом входе второго счетчика

23 на выходе первого дешифратора 24 формируется сигнал Лог.0", который поступает на вход установки в нулевое сбстояние первого триггера 21, на четвертый выход синхронизатора 8, на обьединенные входы установки в нулевое сосгояние первого и второго счетчиков 22 и 23, на второй вход элемента ИЛИ 26 и на первый вход элемента И-НЕ 29 ПО этом. с " =aó переы;. го. ггер 21. перь,;и и ь ср ., счь-,dлки 2с и второй триггер 27 устанавливаются в исходное состоян, =, т е. cL1I-.. г--;затор 8 flB,;,ВВодится в ес ° = сьс .. -: С

ПО тУПЛЕНИ .. Сче-,;ДН-.- ИНКООИ; -, Л .:-, гроцгсс рабсгь;-.- $0 ..затора 8 г.оьтсргется, Сравните,".еный a aл1з помехозагцищенности предraгaeмoгo и авестного устройств показал, что псмехозащищеннос-ь предлагаемого устройства при изменении отношения сигнал/помь::- "т 10 до 20 д5 2 на 3-6 порядков выше, че;л при использовании известного устройстьа, Формула изобретенvÿ

1. Устройство Bpei .ь ной автомат.1 .:-ской регулировки усиления, содержащс . блок сложения, блок пагляти, синхронизатор. формирователь управляющего напр,;жения и последовательно соединенные регулируемый усилитель, видеодетектор и первый порогсвый блок, при этом выход блока сложения соединен с входом блока

Зс

4v

45 л. ь

55 памя; и, а первый ВыхОд синхронизатора соединен с первым управляющим входом блоva; aк =ти, о т л и ч а а щ е г с я тем. что, с целью повышения помехоэащищенности, введены второй пороговый блок и блок оценки среднего значения, первый и второй упраьл. ющие входы которого соединены с выходами соответственно первого и второгс ffoðoгсвых блоков при этом выход видеодетек"ора соединен с входом второго порогового блока и входом блока оценки среднего значения, выход которого соединен с первым входом блока сложения, выход блока сложения соединен с входом формирователя управляющего напряжения, выход которого соединен с входом регулируемогэ усилителя, выход блока памяти соединен с вторым входом блока сложения второй выход синхронизатора соединен с вторым упраеля î:ivM входом блока памяти и трет:им уг,рьвляющим входом блока оценки среднегг. зна ения, третий выход синхронизатора соединен с третьим управляющим входом бгока памяти и четвертым управляющим ьхцдом блока оценки среднего значения, четвертый выход синхронизатора соединен с четвертым управляющим входом блока памяти, д пятый Выход синхронизатора соеди нен с пятым управляющим входом блока оценки среднего значения.

2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что блок оценки среднего значени я содержит последовательно соединенные

-ip ",, =, =-,.; Нт И, перье,; аналог=Вой - еобрьзователь, первый накапл.;ьггощий сумматор, первый еелтиль и фо" ро:з- "ь разности кодов ii noседовате,,ьно — второ.,,3:::,,ь .. И, В1с . ь на л го-ц.. ьс. гре бра Baтanf, втсрой накгп:..f ý o ". Сумматор и Bтсрой BEKT ль, -. =-, которОГО СОЕДИНЕН С ВтОрЫМ ВХОДОМ фор ..оОователя разнос-и кодо, пр i =fo

B c,:,"-., пь;ьь м, вторы -.ðåòüèì, етверть.м и г ятым управляющими входами и вькедо., . .-ОКа ОЦЕНКИ СрЕдНЕГО ЗНаЧЕНИя

С:Ь, — =- HO ЯВЛЯЮТСЯ СОЕДИНЕ К". ЫЬ мь: ад, собой сигнальные .—.ходы перього и

«налаго-ц ф„-=2 . х и„-еобразоьатеГ,,.ЫЬ -XOpe ПЕрЬГГ". И Еторог" З,"Ь

МЬН-, „..О ДИНЕКНЫЕ Мь. ДУ СООЙ ГТО„-ЫЕ вкс,.;. в:го и второго =-ль, с-нто И и перь. е у; ь=:л-.þùèå входы первого и второго на ха;,. :,а ющих сумматоров. соединен н ь;е

=,:, сс"-Ой управля - щ =-:ходы пе рвого и

ВТОР-..го B-..BTÈËÅé, СОЕДИНЕННЫЕ ЛЕжДУ СОбс: вторые управляюц.ие входы первого и

;торого f af.апливающих су лматоров и выход формирователя разногти кодов.

1704116

1704115

Составитель B.Иванов

Техред М.Моргентал

Редактор С.Пекарь

Корректор M,MàêñèìèøL èåö

Производственно-издательский комбинат Патент", г. Ужгород, ул Гагарина, 101

Заказ 62 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5