Пороговое устройство с порогом два

Авторы патента:

H03K19 - Логические схемы, т.е. устройства, имеющие не менее двух входов, работающих на один выход (схемы для компьютерных систем, использующих нечеткую логику G06N 7/02); инверторные схемы

Изобретение относится к микроэлектронике и импульсной технике и преднззначенб для реализации пороговой функции с порогом два, зависящей от девяти двоичных переменных. Цель изобретения - расширение области применения логического модуля за счет реализации пороговой функции от девяти двоичных переменных. Поставленная цель достигается тем, что логический модуль содержит десять элементов ИЛИ-НЕ 1 - 10, два элемента равнозначности 11 и 12, четыре элемента неравнозначности 13 - 16, четыре элемента И-НЕ 17-20, элемент НЕ 21, девять входных 22 - 30 и одну выходную 31 шины. Логический модуль работает следующим образом. На входные шины подаются двоичные переменные Xi...Xg (в произвольном порядке). На выходной шине формируется мажоритарная функция с порогом два F F(Xi. X2) согласно соотношению F 1, если Xi 2: F 0 I 1 если 2, Xi 1. 7 ил i 1 (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕ СКИХ

РЕСПУБЛИК (я)з Н 03 К 19/00

ГОСУДАРСТВЕ 1+1ЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ если Xi <1,7ил (21) 4774762/21 (22) 11.10.89 (46) 23,01,92. Бюл, М 3 (72) Л,Б.Авгуль, Н.А.Егоров, О.В.Подрубный и С.M.Òåðåøêî (53) 681,325.65 (088.8) (56) Авторское свидетельство СССР

М 1598161, кл. Н 03 К 19/094, 1989.

Патент США М 4087786, кл. 340 вЂ” 146, 1978. (54) ПОРОГОВОЕ УСТРОЙСТВО С ПОРОГОМ ДВА (57) Изобретение относится к микроэлектронике и импульсной технике и предназначенб для реализации пороговой функции с порогом два, зависящей от девяти двоичных переменных. Цель изобретения вЂ” расширение области применения логического модуля за счет реализации пороговой функции от

„„Я „„1707755 А1 девяти двоичных переменных. Поставленная цель достигается тем, что логический модуль содержитдесять элементов ИЛИ-НЕ

1 вЂ” 1О, два элемента равнозначности 11 и 12, четыре элемента неравнозначности 13вЂ”

16, четыре элемента И-НЕ 17 вЂ” 20, элемент

НЕ 21, девять входных 22 вЂ” 30 и одну выходную 31 шины. Логический модуль работает следующим образом, На входные шины подаются двоичные переменные

X1...X9 (в произвольном порядке). На выходной шине формируется мажоритарная функция с порогом два F = F(X1. Х ) согласно соотношению F = 1, если Х 2: F = 0

1=1

1707755

1. если Х « 2;

1=1

О, если

Х 1

Изобретение относится к микроэлектронике и импульсной технике и предназначено для реализации пороговой функции с порогом два, зависящей от девяти двоичных переменных.

Цель изобретения вЂ” расширение области применения порогового устройства за счет реализации пороговой функции от девяти двоичных переменных.

На фиг,1 приведена функциональная схема порогового устройства; на фиг.2 вЂ” 7вЂ” принципиальные схемы выполненных на

MOll-транзисторах, соответственно, логических элементов ИЛИ-НЕ на два входа, ИЛИ-НЕ на три входа, И-HE на два входа, И-НЕ на три входа, равнозначности/неравнозначности на два входа и элемента НЕ, входящих в состав модуля.

Пороговое устройство содержит (фиг.1) десять элементов ИЛИ-НЕ 1 вЂ” 10, два элемента 11 и 12 равнозначности, четыре элемента 13 вЂ” 16 неравнозначности 13 вЂ” 16, четыре элемента И-НЕ 17-20, элемент НЕ

21. девять входных шин 22 вЂ” 30 и выходную шину 31.

Двувходовый элемент ИЛИ-HE (фиг.2) собран на двух переключательных 32 и 33 и одном нагрузочном 34 MOIL-транзисторах, включенных между шинами 35 и 36 питания, Первая 37 и вторая 38 входные шины эле ента соединены соответственно с затворами транзисторов 37 и 38, выходная шина

34 (со стоками

39 вЂ” с истоком транзистора транзисторов 32 и 33).

Трехвходовый элемент ИЛИ- HE (фиг.3) собран на трех переключательных 40 вЂ” 42 и одном нагрузочном 43 МОП-транзисторах, включенных между шинами 44 и 45 питания.

Первая 46, вторая 47 и третья 48 входные шины элемента соединены соответственно с затворами транзисторов 40 вЂ” 42, выходная шина 49 вЂ” с истоком транзистора 43 (со стоками транзисторов 40 вЂ” 42).

Двувходовый элемент И-НЕ (фиг.4) собран на двух переключатальных 50 и 51 и одном нагрузочном 52 МОП-транзисторах, включенных между шинами 53 и 54 питания.

Первая 55 и вторая 56 входные шины элемента соединены соответственно с эатворами транзисторов 50 и 51, выходная шина 57 вЂ” с истоком транзистора 52 (со стоком транзистора 50).

Трехвходовый элемент И-НЕ (фиг.5) собран на трех переключательных 58 вЂ” 60 и одном нагрузочном 61 МОП-транзисторах, включенных между шинами 62 и 63 питания.

Первая 64, вторая 65 и третья 66 входные шины элемента соединены соответственно с затворами транзисторовБ8- 60, выходная

25 шина 67 вЂ” с истоком транзистора 61 (со штоком транзистора 58), Элемент равнозначности/неравнозначности (фиг,б) собран на двух переключательных 68 и 69 и трех нагрузочных 70 вЂ” 72

MOil- транзисторах, включенных между шинами 73 и 74 питания. Первая 75 и вторая 76 входные шины элемента соединены соответственно с затворами транзисторов 68 и

69, Нэ выходной шине 77 (исток транзистора 70) реализуется функция равнозначности, нэ выходной шине 78 (исток транзистора 69) вЂ” функция неравнозначности (сложения по модулю два).

Элемент НЕ (фиг.7) собран на одном переключательном 79 и одном нагрузочном

80 МОП-транзисторах, включенных между шинами 81 и 82 питания. Входная шина 83 соединена с затвором транзистора 79. выходная шина 84 вЂ” с истоком транзистора 80 (co стоком транзистора 79).

Пороговое устройство работает следующим образом, На входные шины 22 вЂ” 30 подаются двоичные переменные Х1...X9 (в произвольном порядке), на выходной шине 31 формируется пороговая функция с порогом два F=F(XI, X9) согласно соотношению в

Таким образом, пороговое устройство позволяет обнаружить наличие двух и более единиц в девятиразрядном байте двоичной информации. Это дает воэможность использовать его при построении цифровых устройств различного назначения, в том числе и блоков реконфигурации в отказно-устойчивых системах с самодиагностикой и самовосстановлением, Формула изобретения

Пороговое устройство с порогом два, содержащее четыре элемента И-НЕ и четыре элемента неравноэначности, о т л и ч аю щ е е с я тем, что, с целью расширения области применения за счет реализации пороговой функции от девяти двоичных переменных с порогом два, оно содержит элемент НЕ, два элемента равнозначности и десять элементов ИЛИ-НЕ, первая входная шина первого из которых соединена с первой входной шиной устройства и первой входной шиной второго элемента ИЛИ-НЕ, 1707755

Сс

Фиг. 3 вторая входная шина которого соединена с второй входной шиной устройства и первой входной шиной третьего элемента ИЛИНЕ, вторая входная шина которого соединена с третьей входной шиной устройства 5 и второй входной шиной первого элемента

ИЛИ-НЕ, выходная шина которого соединена с первой входной шиной четвертого элемента ИЛИ-НЕ и первой входной шиной первого элемента И-НЕ, вторая вход- 10 ная шина которого соединена с выходной шиной третьего элемента ИЛИ-НЕ и второй входной шиной четвертого элемента

ИЛИ-НЕ, третья входная шина которого соединена с выходной шиной второго элемента ИЛИ-НЕ, а выходная шина вЂ” с первой входной шиной пятого элемента 15

ИЛИ-НЕ, выходная шина которого соединена с первой входной шиной первого элемента неравнозначности, вторая входная шина которого соединена с выходной шиной шестого элемента ИЛИ-НЕ, первая 20 входная шина которого соединена с выходной шиной первого элемента равнозначности, вторая входная шина соединена с выходной шиной первого элемента И-НЕ и первой входной шиной седьмого элемента 25

ИЛИ-НЕ, вторая входная шина которого соединена с выходной шиной второго элемента равнозначности, третья выходная шина соединена с второй входной шиной пятого элемента ИЛИ-НЕ и выходной ши- 30 ной элемента НЕ, входная шина которого соединена с выходной шиной восьмого элемента ИЛИ-НЕ, 1-я (1=1,2) входная шина которого соединена с1-й входной ы ной перг ого элемента равнозначности и (1+3)-й входной шиной устройства, (I-5)-я входная шина которого соединена с I-й входной шиной девятого элемента ИЛИ-НЕ и 1-й входной шиной второго элемента неравнозначности, выходная шина которого соединена с первой входной шиной второго элемента И-НЕ, выходная шина которого соединена с первой входной шиной второго элемента равнозначности, вторая входная шина которого соединена с выходной шиной четвертого элемента И-НЕ, первая входная шина которого соединена с выходной шиной девятого элемента ИЛИНЕ и первой входной шиной третьего элемента И-НЕ, вторая входная шина соединена с выходной шиной третьего элемента неравнозначности, 1-я входная шина которого соединена с (1+7)-й входной шиной устройства и I-й входной шиной десятого элемента ИЛИ-НЕ, выходная шина которого соединена с второй входной шиной в орого элемента И-НЕ и второй входной шиной третьего элемента И-НЕ, третья входная шина которого соединена с выходной шиной первого элемента равнозначности, а выходная шина вЂ” с первой входной шиной четвертого элемента равнозначности, вторая входная шина которого соединена с выходной шиной седьмого элемента ИЛИ-НЕ, а выходная шина вЂ” с выходной шиной устройства.

1707755

ФКГ ° 4

ФКР, 6

Составитель О. Скворцов

Техред М.Моргентал Корректор С. Черни

Редактор И. Шмакова

Производственно-издательский комбинат "Патент". г. Ужгород. ул.Гагарина, 101

Заказ 275 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская нэб., 4/5

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики,телемеханики, вычислительной техники и техники связи в синхронизаторах для коррекции фазы процесса путем добавления в корректируемую последовательность, характеризуемую высокими требованиями к положению переднего фронта импульсов, дополнительных импульсных сигналов

Элемент с тремя состояниями // 1698982

Изобретение относится к импульсной технике и может быть использовано в качестве буферного элемента в системах сбора информации с рассредоточенных объектов Целью изобретения flBflqeica рзсширг е функциональных возможностей путем вседения третьего высокоимпедянсного состояния на выходе Элемент с тремя состояниями содержит два Д1- пять ре зисторов, первый и второй трэнзистооы первого типа проводимости и третий тран зистор второго типа проводимости Введение переопэ и второго элементна НЕ-И, элемента НЕ, пяти резистороч третьего диода , четвертого и пятого транзисторов первого типа проводимости почволчют обеспечить на выходе высокоимгедансное состояние, что позвотяет использовать элемент с тремя состояниями в качестве выход ного каскада устройств передачи информации, в частности в устоолствах телемеханики 1 мл

Логический элемент // 1691953

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики, в измерительных и вычислительных устройствах

Мажоритарное счетно-резервированное устройство // 1690190

Изобретение относится к импульсной технике

Высоковольтный логический элемент // 1690189

Изобретение относится к импульсной технике и может быть использовано, в частности , в устройствах отображения информации , построенных на газоразрядных панелях постоянного тока, в качестве катодных ключей

Ттл-элемент // 1688404

Изобретение относится к цифровой вычислительной технике и предназначено для построения ТТЛ-схем с повышенной нагрузочной способностью

Мажоритарное устройство // 1683479

Изобретение относится к импульсной технике и может быть использовано в высоконадежных системах передачи и обработки информации

Транзисторно-транзисторный логический элемент // 1679943

Изобретение относится к импульсной технике и может быть использовано для построения интегральных логических схем

Многофункциональный логический модуль // 1676093

Изобретение относится к микроэлектронике и импульсной технике и может быть использовано для реализации симметрических булевых функций переменных

Инвертор // 1676092

Изобретение относится к импульсной технике и может быть использовано в интегральных микросхемах повышенного быстродействия

Дифференциальный усилитель // 2101851

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Логический элемент дизъюнкция fct (f + t) / запрет f по t (f) // 2102835

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Многофункциональное устройство генина а.и. (варианты) // 2106673

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Многофункциональное устройство генина а.и. (варианты) // 2106673

Парафазный логический элемент на мдп-транзисторах // 2107387

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Парафазный логический элемент на мдп-транзисторах // 2107387

Интегральный логический элемент // 2115998

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Магнитный инвертор // 2120142

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Устройство включения более высоких напряжений на полупроводниковой интегральной схеме и способ его эксплуатации // 2127942

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод