Быстродействующий управляемый делитель частоты

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники , в устройствах синхронизации и в цифровых синтезаторах частот. Цель изобретения - повышение быстродействия - достигается введением второго 5, третьего 6 и четвертого 7 триггеров, запоминающего устройства 10 и регистра хранилища 9. Устройство также содержит двухмодульный делитель 1 частоты, счетчики импульсов соответственно старших 2 и младших 3 разрядов , первый триггер 4, элемент И-НЕ 8, входную шину 11, шину 12 управления, кодовую шину и выходную шину 14. 1 ил.

СОЮЗ СОВЕ ТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ганю Н 03 К 23/66, 23/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,: .

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4711673/21 (22) 28.06.89 (46) 23.01.92. Бюл. 1 в 3 (72) Т,O,Бекирбаев. А.К.Ханыкин и Л.А,Лукьянова (53) 621,374 (088.8) (56) Манвссевич В. Синт заторы частот. Теория и проектирован — М.: Связь, 1979, с.266, рис.6.31.

Авторское свидетельство СССР

Ю 869054, кл. H 03 К 23/00, 11,01,90. (54) БЫСТРОДЕЙСТВУЮЩИЙ УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

„„SIC „„1707762 Al (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, в устройствах синхронизации и в цифровых синтезаторах частот. Цель изобретения — повышение быстродействия— достигается введением второго 5, третьего

6 и четвертого 7 триггеров, запоминающего устройства 10 и регистра хранилища 9. Устройство также содержит двухмодульный делитель 1 частоты, счетчики импульсов соответственно старших 2 и младших 3 разрядов, первый триггер 4, элемент И-НЕ 8, входную шину 11, шину 12 управления, кодовую шину и выходную шину 14. 1 ил.

1707762 да триггера 7. Сигнал с инверсного выхода триггера 5 поступает на вход переноса счетчика 2 и запрещает перенос, что искл|очает соединен с выходом элемента И-НЕ 8, вход записи — с входом переноса счетчика 2 импульсов Старших разрядов, с инверсным выходом второго триггера 5 и с К-входом

55 возможность появления ложных сигналов переноса во время записи в этот счетчик кода.

Сигнал с прямого выхода триггера 5 поступает на вход записи счетчика 2 и переводит его третьего три гера б, инверсный выход которого соединен с входом разрешения счета B режим записи кода, а также на вход песчетчика 2 импульсов старших разрядов и с ренсса счетчика 3. По следующему срезу

l1зобретение относится к импульг,най ельнике и может быть использовано в устройствах автоматики и вычислительной техн, и, в устройствах синхронизации и в ц «ровых синтезаторах частот.

Цель изобретения — повышение быстродействия.

На чертеже приведена электрическая функциональная схема предлагаемого устройства.

Быстродействующий управляемый делитель частоты содержащий двухмодульчый делитель 1 частоты (с коэффициентом деления tl/n+1), счетчики 2 и 3 импульсов соответственно старших и младших разрядов первый 4, второй 5, третий б и четвертый 7 триггеры, элемент И-HE 8, регистр 9 хранения, запоминающее устройство 10, входную шину 11, шину 12 управления, кодовую шину 13 и выходную шину 14.

Тактовый вход двухмодульного делителя 1 частоты соединен с входной шиной 11, тактовый вход регистра 9 хранения соединен с шиной 12 управления, информационные входы соединены через запоминающее устройство 10 с кодовой шиной 13, первая группа вь ходов соединена с информацианн . ми в,одами счетчика 2 старших разрядов, с |етный вход которого соединен с

С-е ходами первого 4, второго 5, третьего б четвертого 7 тр.|ггеров с выходом двухг, .-,улы|о-n „. л11Telÿ частоты и сс счетным в ° --:- .. с"». || л 3 импульсов младших разр ;до.-. ин nn.. ° эционные входы которого с.."-„-. нен=: с второй группо | выходов ре, -; г.=. 9,"=,ения, выход песеноса соединен с 5-г .ода ° и втс рого 5 и че-.вертого 7 тpi ° ггеpn ; и с пер ым в*одом эле>лента И—

НЕ 8, FT-pc. влад которого соединен с пр-".1 . л г= с с|. четвертсга триггера 7 и с К- nq.- . второго риг|ера 5. R-вход котс с с с е...„е|- с Р; сдам. à l-åõîä— пря.ль i ° ° =-..ода|i первого триггера 4 и с вь;хсдс|.. переноса счетчика 2 импульсов стари. .х разрядов, вход записи которого соединен с первым входом переноса счетчика 3 i r.,ïóëüñîâ младших разрядов, с прямым выходом второго триггера 5 и с

J-входа|л третьего триггера б, прямой выход которого соединен с выходной шиной

14. с входа|, разрешения счета и с вторым входо|л переноса счетчика 3 импульсов младших разрядов, третий вход которого

50 входом управления двухмодульного делителя 1 частоты, при этом J-входы первого 4 и четвертого 7 триггеров соединены с шиной логического нуля, К-входы — с шиной логической единицы, В качестве триггеров устройства используются триггеры J К-типа, в качестве запоминающего устройства может быть использовано программируемое постоянное запоминающее устройство.

Устройство работает следующим образом.

Преобразование двоичного кода коэффициента деления, поступающего на шину

13, в двоичные коды |ч, и М|„для работы счетчиков 2 и 3 соответственно производится с помощью устройства 10 с последующим занесением этих кодов в регистр 9 по сигналу на шине 12.

Делителем 1 осуществляется деление частоты входных импульсов, поступающих на шину 11 либо на и! (например, 10). либо на пг (например, 11), Установка того или иного значения коэффициента деления производится сигналом, поступающим на вход управления делителя 1 с инверсного выхода триггера б. В начале каждого цикла работы устройства триггеры 4 — 7 находятся в нулевом состоянии. На входе управления делителя 1 и на входе разрешения счета счетчика 2 присутствует сигнал высокого уровня, при этом делитель 1 имеет коэффициент деления и!, а счетчик 2 представляет собой вычитающий двоичный счетчик им— пульсов с предварительной записью кода и элементом переноса; ан переключается по срезу (заднему фсонту) импульса с выхода делитeëÿ 1 При достижении нулевого состояния счетчиком 2 на его выходе переноса формируется импульс. который устанавливает триггер 4 B единичное состояние и подтверждает нулевое состояние триггера 5. По ближайшему пссле окон ачиа импульса переноса срезу импульса с выхода делителя 1 триггер 4 переключается в нулевое состояние, в котором он находится до прихода следу ащего им; пульса с выхода переноса счетчика 2, при этом триггер 5 переключается в единичное состояние. В этом состоянии триггер 5 находится до тех пор, пока на его К-вход поступит высокий уровень с прямого выхо1707762

55 импульса с выхода делителя 1 триггер б переключается о e;,«íè÷íoå состояние, низкий уровень с его инверсного выхода поступает на вход управления делителя 1 и изменяет era коэффициент деления на пр.

Сигнал с прямого выхода триггера 6 поступает на вход разрешения счета и на второй вход переноса счетчика 3, который представляет собой четырехраэрядный двоичный счетчик импульсов с предварительной записью кода и элементом переноса. На двух других входах переноса счетчика 3 также присутствуют высокие уровни (с прямого выхода триггера 5 и с входа элемента 8), Счетчик 3 начинает переключаться по срезам импульсов с выхода делителя 1, поступающих на его счетный вход. от предвэр«тельно записанного кода до нуля. При достижении счетчиком 3 нулевого состоян«я на его выходе переноса появляется импульс, который устанавливает триггер 7 в единичное состояние и удерживает в единичном состоянии триггер 5. После окончан«я упо лянутого импульса переноса на выходе элемента 8 выделяется сигнал, который поступает на третий вход переноса счетчика 3 для исключения возможности появления на его выходе переноса ложных импульсов. По ближайшему после окончания сигнала переноса срезу импульса с вы одэ делителя 1 триггеры 5 и

7 переключаются s нулевое состояние, по соеэ, с "едччоще о импульса в нулевое состоян е пере "о эется Tp«rrep 6, что запрещает счет счетчику 3. Сигнал в виде

BtlcQKo»о урог A с инверсного выхода триггера б поступа.т на вход делителя 1 и переключает его к.,=,,ициент деления на и!.

Этот же c«ríэл пеп" eýä,т в режим счета счетч«ка 2, Дэ le» .l«к" pBFîòû устройства пс eторяется.

iак»м об ээом сигна" с прямого выхода т,"ггерэ 5;спс.;ьзуе с для записи кода в счет «к 2, с«гнал с инверсного выхода— для организации переноса ь счетчике 2 и для записи кода в счетчик 3; си нал с прямого выхода триггера б используется для разрешения счета и переноса счетчика 3, сигнал с инверсного выхода — для разрешения счета счетчика 2 и для управления коэффициентом деления делителя 1, 3адержка сигналов записи, разрешения и переноса относительно срезов импульсов с выхода делителя 1 равна времени переключения только триггера б. Необходимо отметить, что для надежной работы устройства задержка сигналов с выхода переноса счетчика 2 не должна превышать половины величины периода импульсов с выхода делителя 1 при форме сигнала типа меандр

Формула изобретения

Быстродействующий управляемый делитель частоты, содержащий двухмодульделитель частоты, тактовый вход которого соединен с входной шиной, первый триггер, элемент И-НЕ, счетчики импульсов младших и старших разрядов, кодовую шину, шину управления и выходную шину, о тл ич в ю щи и с я тем, что, с целью повышения быстродействия, в него введены второй, третий и четвертый триггеры, запоминающее устройство и регистр хранения, тактовый вход которого соединен с шиной управления, информационные входы соединены через запоминающее устройство с кодовой шиной, первая rpynna выходов соединена с информационными входами счетчика импульсов старших разрядов, счетный вход которого соединен с

С-входами первого, второго, третьего и четвертого триггеров, с выходом двухмодульного делителя частоты и со счетным входом счетчика импульсов младших разрядов, информационные входы которого соединены с второй группой выходов регистра хранения, выход переноса соединен с S-входами второго и четвертого триггеров и с первым входом элемента И-НЕ, второй вход которого соединен с прямым выходом четвертого тр«ггерэ и с К-входом второго триггера, R-вход которого соединен с S-входом, à J-вход — с прямым выходом, первого триггера и с выходом переноса счетчика импульсов старших разрядов. вход записи которого соединен с первым входом переноса счетчика импульсов младших разрядов, с прямым выходом второго триггера и с J-входом третьего триггера, прямой выход которого соединен с выходной ш«ной с входом разрешения счета и вторым входом переноса счетчика импульсов младших разрядов, третий вход переноса которого соединен с выходом элемента И-НЕ, вход записи — с входом переноса счетчика импульссв стэ;"ших разрядов. с «нверсным выходом торого триггера и с К-входом третьего триггера, инверсный выход которого соединен с ахо.. ом разрешения счета счетчика импульсов старших разрядов и с входом управления дьухмодульного делителя частоты, при этом

J-еходы первого и четвертого триггеров соед»нены с шиной логического нуля, Квходы — с шиной логической единицы.