Цифровой электропривод постоянного тока

 

Изобретение относится к электротехнике и может быть применено в тиристорных электроприводах. Целью изобретения является повышение помехоустойчивости электропривода. Электропривод содержит цифровой регулятор скорости и тока, выполненный на базе микроэвм, блок, импульсно-фа;зового управления, коммутатор. При коммутации тиристоров управляемого выпрямителя возникает мощная импульсная помеха, но так как за счет введенного коммутатора, элементов ИЛИ, И-НЕ и соответствующего алгоритма управления микроЭВМ заблокирована, то сбоев в работе электропривода не происходит. 6 ил.слс

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si>s Н 02 P 5/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCKOMY СВИДЕТЕЛЬСТВУ

1 (21) 4784650/07 (22) 19.01.90 (46) 30.01.92. Бюл. М4 (71) Карагандинский политехнический институт (72) В.Ф.Бырька, И.В.Брейдо, И.В.Левин, И,В.Петерс и Е.Н.Протасов (53) 621,316.718.5 (088.8) (56) Башарин А.В., Новиков В.А., Соколовский Г.Г. Управление электроприводами. Л.:

Энергоиздат, 1982, с.59, рис, 2.15.

Сен П. Тиристорные электроприводы постоянноготока. M.: Энергоатомиздат,1985,, . с.200 — 203, рис;6.25.

Изобретение относится к электротехнике и может быть применено в тиристорных электроприводах.

Целью изобретения, является повышение помехоустойчивости злектропривода.

На фиг.1 изображен электропривод; на фиг.2- цифровой регулятор скорости и тока; на фиг,3- алгоритм регулирования скорости ,и тока; на фиг.4 — временная диаграмма работы электропривода;:на фиг. 5-алгоритм обработки прерывания; на фиг.6- алгоритм выполнения программы начального пуска.

Электропривод содержит последовательно соединенные цифровой регулятор 1 скорости и тока, блок 2 импульсно-фазового управления, коммутатор3, блок4гальвайической развязки, управляемый выпрямитель 5 и электродвигатель 6.

5U 1709485 Al

2 (54) ЦИФРОВОЙ ЭЛЕКТРОПРИВОД IloСТОЯ Н НОГО ТОКА (57) Изобретение относится к электротехнике и может быть применено в тиристорных электроприводах . Целью изобретения является повышение помехоустойчивости электропривода. Электропривод содержит цифровой регулятор скорости и тока, выполненный на базе микроЭВМ, блок импульсно-фазового управления, коммутатор. При коммутации тиристоров управляемого выпрямителя возникает мощная импульсная помеха, но так как за счет введенного коммутатора, элементов ИЛИ, И вЂ” НЕ и соответствующего алгоритма управления микроЭВМ заблокирована, то сбоев в работе электропривода не происходит. 6 ил, Датчики 7 и 8 скорости и тока и задатчик

9 скорости подключены соответственно к 4 первому, второму и третьему аналого-циф- Cl ровым преобразователям 10; 11 и 12, выхо- О ды которых через магистраль подключены к: ф, первому входу цифрового регулятора 1 ско- (р рости и тока, второй выход которого соеди- ц1 нен.с первыми стробирующими входами аналого-цифровых преобразователей 10, 11 и 12. Вторые стробирующие входы аналого- Ф цифровых преобразователей 10, 11 и 12 подключены к третьему, четвертому, пятдму выходам цифрового регулятора 1 скорости и тока; Третий вход цифрового регулятора 1 соединен с выходом первого элемента ИНЕ 13, второй вход — c выходом второго элемента И вЂ” НЕ 14, с вторым входом первого элемента И-WE 13 и с управляющиМ вхо1709485

3 дом коммутатора 3, а шестой выход цифра- ряд Р26 порта.Р2), а на первый стробируювогорегулятора1-свторым входом второго щий вход — сигнал чтения информации с логическогоэлемента14. Входсинхрониза- второго выхода регулятора 1 (порт "Чтеции блока 2 импульсно-фазового управле- ние"). Выходной код аналого-цифрового ния подключен к трансформатору 15, а 5 преобразователя 12 постробирующим сигвыход — к входам элемента ИЛИ 16, соеди- налам поступает через магистраль на перненногоспервймвходомпервогоэлемента вый вход регулятора 1 (порт PO). Сигналы

И вЂ”.НЕ 13 и через формирователь 17 — с пер- датчиков 7 и 8 скорости и тока аналогичным вым входом второго элемента И-НЕ 14. образом поступают через аналого-цифроЦифровой регулятор 1 скорости и тока мо- 10 вые преобразователи 10 и 11 по стробируюжет быть выполнен известным способом,. щим сигналам с третьего и четвертого например в виде однокристалльной микро- выходов регулятора 1 (разряды Р24 и Р25) и

ЭВМ (фиг.2), содержащей центральный Про- сигналу "Чтение" на первый вход регулятоцессор 17, оперативное и постоянное ра 1,(порт PO). Ввод данных в цифровой запоминающие устройства 18 и 19, подклю- 15 регулятор 1 скорости и тока производится ченные к магистрали 20 управления и к ма- программно. Алгоритм регулирования скогистрали 21 адреса и данных, первый и рости и тока, реализуемый цифровым регувторой, порты 22 и 23 вывода и порт 24 лятором 1, представлен на фиг.3. Код ввода, соединенные с магистралями 20 и 21, управления с первого выхода, регулятора 1, входы "Прерывание" и "Сброс" подключены 20 (порт Р1) поступает в блок 2 импульсно-фак центральному процессору 17, а выход зового управления, на второй вход которого

"Чтение" — к магистрали 20.. -с трансформатора 15 подаются сигналы для

Первый выход цифрового регулятора 1 — синхронизации с сетью. В результате на выэто порт 22 вывода Р1, второй выход- выход ходах блока 2 импульсно-фазового управле"Чтение", третий; четвертый, пятый и шес- 25 ния формируются импульсы управления той выходы — разряды Р24 —.27 порта 23 управляемым выпрямителем 5 (фиг.4). Эти вывода Р2, первый вход- порт 24 ввода РО, импульсы поступают на входы коммутатора второй вход.— вход "Сброс", а третий вход — 3 и элемента ИЛИ 16. Выходной сигнал элевход Прерывание . мента ИЛИ 16 подается на входы элемента

Центральный процессор 17 может быть 30 13 и формирователя 17. При этом на выходе выполнен в виде арифметико-логического элемента 14 — сигнал высокого уровня (шесстройства, .управляющей памяти, схемы той выход регулятора 1 — нуль, выход форустр управления вводом-выводом, регистров об- мирователя 17 — единица) на вы од — ) х е щего назначения, схемы наиального пуска, элемента 13 — сигнал низкого уровня,. возконтроллера прерывания и генератора так- 35 действующий на третий вход регулятора 1 товых импульсов и связей между ними. (вход "Прерывание" ) и инициирующий регуО еративное запоминающее устройст- лятор 1 к выполнению программы прерывапе т во 18 может быть выполнено известным ния по алгоритму, представленному н способом, например на основе статических фиг.5. Через время r> затраченное на обтриггерных ячеек. Постоянное запоминаю- 40 работку программы прерывания, регулятор щее устройство.19 может быть выполнено 1 на шестом выходе (порт P27) формирует известным способом на основе БИС ПЗУ. сигнал высокого уровня, который вместе с

Порты 22 — 24 могут быть выполнены из- сигналом высокого уровня, поступающим вестным способом на основе регистров с через формирователь 17, устанавливает на параллельной записью и ш лнных формиро- 45 выходе второго элемента И-HE 14 низкий вателей. Магистрали 20 — 21 выполняются в потенциал, воздействующий на второй вход вид иде проводных линий связи. регулятора 1 (вход "Сброс" ) и блокирующий

Электропривод работает следующим микроЭВМ. Одновременно сигнал с выход а образом. элемента 14, воздействуя на элемент 13, В исходном состоянии на втором выхо- 50 устанавливает на третьем входе регулятора е втором и третьем входах регулятора 1(вход,"Прерывание" ) высокийуровень под . Э т

1 — высокий уровень потенциала, на ос- тенциала, снимая режим прерывания. Это тальных входах и выходах регулятора 1 — же сигнал включает коммутатор 3 и сигналы . низкий уровень потенциала. Сигнал, про- с его. выхода передаются через блок 4 на порциональный заданной скорости, посту- 55 управляющие электроды тиристоров управпает с задатчика 9 скорости на вход ляемого выпрямителя 5. Управление тирианалого-цифрового преобразователя 12, на сторами осуществляется импульсами хя и .второй стробирующий вход которого пода- (фиг. 4), происходит коммутация тиристоров, ется разрешение на выдачу информации с при этом возникает мощная и1лпульсная попятого выхода цифрового регулятора 1 (раз1709485

5 меха, но так как микроЭВМ заблокирована; то сбоев в ее работе не происходит. По окон-: чании действия выходного импульса Yc блока импульсно-фазового управления выходной сигнал низкого уровня с выхода ло- 5 тического элемента 16 поступает на вход формирователя 17 и появляется с задержкой ez íà его выходе, устанавливая тем самым на выходе логического элемента 14 сигнал высокого уровня, т,е. регулятор. I 10 разблокируется. Суммарное время Ги + Ф, пока микроЭВМ заблокирована, вйбирается большим времени действия комму- тационной помехи тиристоров. После. прекращения блокировки регулятор 1 при- "5 ступает к выполнению программы начального пуска в соответствии с алгоритмом, представленным на фиг.6. МикроЭВМ продолжает выполнение--программы управления до появления следующего импульса йа 20 выходе системы 2 .импульсно-фазового уп- .

-равления, Этот процесс повторяется в тече-.. . ние каждого цикла коммутации.

Ошибка в формировании заданного уг-. ла управления тиристорами управляемого. 25 выпрямителя 5, обусловленная задержкой ,,коммутации на время 1, компенсируется за счет постоянного опережающего фазового сдвига синхронизации при формирова-. . нии импульсов блока 2 импульсно-фазового .З0 управления. При.этом импульсы на выходе . блока 2 импульсно- фазового управления появляются с упреждением на время, равное f1

Таким образом, перевод цифрового ре- З5 гулятора скорости и тока, выполненного на микроЭВМ, в режим прерывания и его бло -, кировка по-ймпульсам блока 2 импульснофазового управления на,время дейстЬия помехи,. вызываемой коммутацией тиристо- 40 ров, повышает помехоустойчивость электропривода.

Формула изобретения

Цифровой электропривод постоянного тока, содержащий электродвигатель, якор- 45 ная обмотка которого подключена к выходу управляемого выпрямителя, последовател. но соединенные цифровой регулятор скорости и тока и блок импульсно-фазового управления, блок гальванической развязки,: выходом подключенный к входу управляемого выпрямителя, датчик скорости, датчик якорного тока и задатчик скорости, выходы которых подключены соответственно к пер-- вому, второму и третьему аналого-цифровым: преобразователям, выходы которых через магистраль данных подключены к первому, входу цифрового регулятора скорости и тока, второй выход которого соединен с пер,выми стробирующими входами аналого-цифровых преобразователей, вторые стробирующие входы которых подключены соответственно к третьему, четвертому и пятому выходам цифрового регулятора скорости и тока, вход синхронизации блока импульсно-фазового управления соединен с вторичной обмоткой трансформатора, первичная обмотка которого соединена с выводами, предназначенными для подключения к источнику питания, о т л ич а ю шийся тем, что, с целью повышения помехоустойчивости, в него введены коммутатор, два логический элемента И-.НЕ, формирователь импульсов и логический элемент ИЛИ, входом подключенный к выходу .блока импульсно-фазового управления, а выходом — к первому входу первого логического элемента И вЂ” НЕ и к входу формирователя импульсов, выход которого соединен с первым входом второго логического элемента И-НЕ, выход которого соединен с вторым входом цифрового регулятора скорости и тока, вторым входом первого логического элемента И вЂ” НЕ и с управляющим входом коммутатора, подключенным между выходом блока импульсно-фазового управления и блоком гальванической развязки, второй вход второго логического элемента

И-HE соединен с шестым выходом цифрового регулятора скорости.и тока, третий вход которого соединен. с выходом первого логического элемента И-,НЕ.

1709485 г./

Р25 Р26

ЩиZ

1709485

1709485

НА-"IA Л0

Запись в стек. адреса текущей команды, слова состояния процессора, содержимого регистров общего назначения и параметров процесса управления

Запись в 4иксированнув ячейку оперативной памяти укаэателля стека

Формирование сигналов стробирования работы коммутатора и блокировки работы микроЭВ и оперативной памяти

К ОНЕЦ

Фиг.5

Составитель Т.Рожкова

Техред М.Моргентал Корректор Т,Палий

Редактор М.Циткина

Производстненно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 434 Тираж Подлисное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5