Дельта-модулятор
Изобретение относится к автоматике и вычислительной технике. Его использование при построении адаптивных корреляционно-измерительных систем для идентификации образов позволяет повысить точность дельта-модулятора. Последний содержит компаратор 1 знака, управляемый инвертор 2, генератор 3 тактовых импульсов, компаратор 4, реверсивный счетчик 5, шифратор 6, преобразователь 1 код-напряжение,- формирователь 8 импульсов, счетный триггер 9, элемент 10 ЗАПРЕТ, элемент И 11, элемент И 12 задержки, элемент ИЛИ 13, D-триггеры 14, 15 и элемент 16 ИСКЛЮЧАЮЩЕЕ ИЛИ. Положительный эффект обеспечивается благодаря введению делителя 17 частоты, блока 18 реверсивного счета, перемножителя 19 и блока 20 деления. 1 з.п. ф-лы, 2 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (1)) (s()s Н 03 М 3/02
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ЬЭ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1448411 (21) 4807811/24 (22) 29.03.90 (46) 30,01.92. Бюл. hk 4 (71) Львовский научно-исследовательский радиотехнический институт (72) А,В.Tèì÷åíêî, О.P,Ïðèñòàéêî и С,B,Tèì÷åíêî (53) 621.376.56(088.8) (56) Авторское свидетельство СССР
N. 1448411, кл; Н 03 М 3/02, 1987. (54) ДЕЛЬТА-МОДУЛЯТОР (57) Изобретение относится к автоматике и вычислительной технике, Его использование при построении адаптивных корреляционно-измерительных систем для идентификации образов позволяет повысить точность дельта-модулятора. Последний содержит компаратор 1 знака, управляемый инвертор 2, генератор 3 тактовых импульсов, компаратор 4, реверсивный счетчик 5, шифратор 6, преобразователь 7 код-напряжение,. формирователь 8 импульсов, счетный триггер 9, элемент 10 ЗАПРЕТ; элемент
И 11, элемент И 12 задержки, элемент ИЛИ
13, 0-триггеры 14, 15 и элемент 16 ИСКЛЮЧАЮЩЕЕ ИЛИ. Положительный эффект обеспечивается благодаря введению делителя 17 частоты, блока 18 реверсивного счета, перемножителя 19 и блока 20 деления.
1 з.п. ф-лы, 2 ил.
1709531
Изобретение относится к автоматике и вычислительной технике, может применяться для преобразования непрерывного аналогового сигнала в дельта-кодовые и импульсно-кодовомодулированные последовательности при построении адаптивных корреляционно-измерительных систем для идентификации образов и является допол, нительным к основному авт.св. М 1448411.
Цель изобретения — повышение точности дельта-модулятора.
На фиг,1 приведена структурная электрическая схема дельта-модулятора; на фиг,2 — блок реверсивного счета, Дельта-модулятор (фиг.1) содержит компаратор 1 знака, управляемый инаертор 2, генератор 3 тактовых импульсоа, компаратор 4, реверсивный счетчик 5, шифратор 6, преобразователь 7 код-напряжение, формирователь 8 импульсов, первый счетный триггер 9, элемент ЗАПРЕТ 10, элемент И 11, элемент 12 задержки, элемент ИЛИ 13, второй. третий 0-триггеры 14 и 15, элемент
ИСКЛЮЧАЮЩЕЕ. ИЛИ l6, делитель 17 частоты, блок 18 реверсивного счета, перемножи ль 19, блок 20 деления. На фиг.1 также обозначены вход 21 дельта-модулятора, первые и вторые входы задания пределов входного сигнала 22 и 23 блока 18, первый, .второй и третьи выходы 24, 25 и 26 дельтамодулятора, Блок 18 реверсивного счета содержит (фиг.2) первый 27 и второй 28 элементы ЗАПРЕТ, реверсивный счетчик 29, первый 30 и второй 31 элементы сравнения. На фиг.2 также обозначены первый, второй, третий и четвертый входы 32, 33, 34 и 35, блок 18, третий 34 и четвертый 35 входы которого являются соответственно первым и вторым входами 22 и 23 задания пределов входного сигнала, выходы 36 блока 18.
Входом 21 дельта-модулятора является информационный вход управляемого инвертора 2, объединенный с входом компаратора 1 знака, выход которого соединен с информационным входом третьего триггера
15 и управляющим входом управляемого инаертора 2, выход которого соединен с первым входом перемножителя 19, выход которого соединен с первым входом компаратора 4, выход которого соединен с прямым входом элемента ЗАПРЕТ 10 и вторым входом шифратора 6, первый и второй выходы которого соединены соответственно с одноименными входами реверсивного счетчика 5, выходы. которого соединены с соответствующими третьими входами шифратора 6, входами делимого блока 20 деления и входами преобразователя 7 коднапряжение, выход которого соединен с вторым входом компаратора 4. Выход генератора 3 тактовых импульсов соединен непосредственно с счетным входом делителя
17 частоты, первым входом шифратора 6, 5 тактовыми входами первого 9 и третьего триггеров 15, а через элемент 12 задержки с тактовым входом второго триггера 14, Третий выход шифратора 6 соединен с входом формирователя 8 импульсов, запрещающим
10 входом элемента ЗАПРЕТ 10, первым входом элемента И 11. Выходы элементов
ЗАПРЕТ 10 и И 11 соединены с входами элемента ИЛИ 13, выход которого соединен с информационным входом второго тригге15 ра 14, выход которого соединен с первым входом элемента ИСКЛ ЮЧАЮЩЕ Е ИЛИ 16, выход которого является первым выходом
24 дельта-модулятора, Выход делителя 17 частоты соединен с первым входом блока
20 18 реверсивного счета, второй вход которого объединен с установочным входом первого триггера 9 и подключен к выходу формирователя 8 импульсов. Выход первого триггера 9 соединен с вторым входом
25 элемента И 11, выход третьего триггера 15 является вторым выходом 25 дельта-модулятора и соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16. Третий и четвертый входы 22 и 23 блока 18 реверсив30 ного счета являются соответственно первым и вторым входами задания пределов входного сигнала, выходы блока 18 соединены с вторыми входами перемножителя 19 и входами делителя блока 20 деления, выходы
35 которого являются третьими выходами 26 дельта-модулятора.
Первым 32 и вторым 33 входами блока
18 являются разрешающие входы элементов ЗАПРЕТ 27 и 28 соответственно, выходы
40 которых соответственно соединены с первым и вторым входами блока 29, выходы которого являются выходами 36 блока 18 и соединены с первыми входами элементов
30 и 31 сравнения, выходы которых соеди45 наны с запрещающими входами элементов
ЗАПРЕТ 27 и 28 соответственно, вторые входы элементов 30 и 31 сравнения являютсА входами задания значений максимальной и минимальной. амплитуды входного
50 сигнала соответственно.
Дельта-модулятор работает следующим образом.
В рассматриваемом устройстве производится непрерывная подстройка (адапта55 ция) амплитуды выбросоа входного сигнала к номинальному значению, благодаря чему дельта-модулятор всегда работает в режиме максимального входного сигнала, чем достигается высокая точность дельта-модулятора — выходной дельта-код формируется
1709531 с максимальным соотношением сигнал — зователя 7 за сигналом 019 на выходе шум. Изменяя коэффициент деления дели- перемножителя.19, величина которого не теля частота, в рассматриваемом устройст- выходит за интервал (О, 0н), где 0н — номиве имеется возможность изменять уровень нальная величина для данного дельта-модограничения амплитуды выбросов, на вре- 5 лятора. Если значение входного сигнала мя существования которых на дельта-выхо- неотрицательное Uax(t) О, компаратор 1 де формируется код — чередующаяся из формирует сигнал 0>--0 и инвертор 2 пропунулей и единиц импульсная последователь- скает входной сигнал без изменений, если ность, что соответствует ограничению вход- входной сигнал отрицательный, компаратор ного сигнала на номинальном уровне от 10 1 формирует сигнал 01=1 и инверто 2 ф а с мального амплитуды выбросов, а на мирует выходной сигнал Uz=tUax(t)l. — p оримпульсно-кодовомодулированных выхо- . Реверсивный счетчик 5 заполнен до дах — сигнал, соответствующий указанному . некоторого состояния, поэтому на пе вом выходе шифратора 6, фиксирующего макервом
Входной сигнал Ugx(t) поступает на вход 15 симальное состояние счетчика 5, сигнал отуправляемого инвертора 2 и вход компара- сутствует, т.е. сигнал на выходе элемента тора 1 знака. Выходной сигнал компаратора ЗАПРЕТ 10 соответствует выходному сиг1 является управляющим сигналом для ин- налу компаратора 4. Поскольку на выходе яв я вертора 2, выходной сигнал которого всегда элемента И 11 сигнал также отсутств е л ется неотрицательным. вует, на
П сть ве усть реверсивныйсчетчик29блока18 пает выходной сигнал компаратора 4. им, что в первом такте сигнал, заполнен до некоторого состояния. его вы- Предположим что в ходной сигнал поступает на вторые входы . аппроксимирующий входной (на выходе перемножителя 19, на первый вход кото- преобразователя 7), меньше входного, тогда вхо ног рого подается неотрицательное значение 25 сигнал на выходе компаратора 4 разр д о сигнала с инвертора 2. Выходной прохождение импульсов генератора 3 через сигнал перемножителя 19 прямо пропорНи- шифратор 6 на вход сложения реверсивного онален значению входного сигнала и выход- счетчика 5. При это ному сигналу блока 18, ри этом величина аппроксимирующего напряжения с блока 7 увеличится
Примем, что статические свойства обра- 30 на единицу дискретности h, причем, если батываемого входного сигнала так ала таковы, сигнал аппроксимации станет больше входчто среднее число выбросов (т.е. значений ного, то это приведет к срабатыванию комвходного сигнала, превышающих по моду- паратора 4. ск лю величину За, где сТ среднеквадратиче- Выходной сигнал компаратора 1 по ое отклонение входного сигнала) за время 35 пульсам с генератора 3 фиксируется в тригинтервала реализации О равно К. Соответ- гере 15 выхо выходнои сигнал которого ственнокоэффициентделения делителя 17 поступает на вход элемента ИСКЛЮЧАЮчастоты выбран таким образом, чтобы число . ЩЕЕ ИЛИ 16. В результате сигнал на выховыходных импульсов этого блока за время де элемента 16 при нулевом состоянии
О превышало значение,N среднего числа 40 триггера 15 соответствует выходном выбросов входного сигнала. Поэтому на сигналу триггера 14, а при единичном сопротяжении некоторого времени t1 (О стоянии — инверсному выходному сигналу
N триггера 14. состояние блока 18 реверсивного счета, Задержка выходного импульса компаизменяющееся по импульсам с выхода де- 45 pampa 4 относительно импульсов тактового лителя 12 частоты и импульсам с выхода генератора 3 определяется временем сраформирователя 8 импульсов при пол.- батывания блоков 4 — 7, 10 и 13. Поэтому ном заполнении реверсивного счетчика элемент 14 задержки согласовывает б с -. со тветственно в сторону увеличения и родействие блоков 4,6 и 7 и задерживает уменьшения, остается неизменным. 50 тактовые импульсы на время, меньшее вреОбозначим это состояние через К1, где мени задержки выходного сигнала компара- ° .1 ЯКмин, Кмакс). Значение выходного сиг- тора 4. В результате этого в триггере 14 нала перемножителя 19 в указанном интер- всегда фиксируется выходной сигнал элевале времени 11 прямо пропорционально мента ИЛИ 13, значение которого равно значению входного сигнала и коэффициен- 55 значению сигнала компаратора 4 в момент та К1:0щ-К1, т ю K>lU>x(t)t. появления тактового импульса генератора
Рассмотрим вначале случай, когда в 3. Поэтому триггер 14 выполняет функцию дельта-модуляторе происходит слежение фиксирующей цепи нулевого порядка, и при аппроксимирующего напряжения преобра- нулевом выходном сигнале триггера 15 вы1709531
8 ходкой сигнал элемента 16 повторяет значение выходного сигнала компаратора 4.
Аналогично происходит работа дельта-модулятора в последующие интервалы времени. Сигнал элемента 16 повторяет сигнал триггера 14 и формируется с помощью сигнала элемента ИЛИ 13. соответствующего значению прироста сигнала аппроксимации блока 7, причем при монотонном нарастании входного сигнала, Usx при К1 Usx (t)Q(0, Он) на первом выходе
24 дельта-модулятора формируется последовательность, содержащая больше единиц, чем нулей. При монотонном спаде Usx это соотношение меняется на обратное, а в области, где крутизна входного сигнала близка к нулю, число единиц. и нулей в выходной последовательности элемента 16 примерно одинаково. На второй выход 25 поступает код, соответствующий знаку входного сигнала, а на третьих выходах 26 дельта-модулятора с помощью блока 20 деления формируется выходной сигнал в формате ИКМ, представленный прямым кодом со знаковым разрядом на выходе 25.
Блок 20 деления преобразует выходной код М вЂ”.реверсивного счетчика 5 s ИКМ-код
D на выходах 26 дельта-модулятора по правилу 0- М/3, где Зб(Змин Змакс} нормированное значение сигнала на выходах блока 1.8 реверсивного счета, S = K>/Кмис, Змыв; Sea«c — значения минимального и максимального пределов изменения амплитуды входного сигнала нэ входах 22 и 23 блока 18 соответственно.
При изменении полярности входного сигнала Uex (t) в триггере 15 осуществляется запись выходного сигнала компаратора 1, Инвертор 2 формирует с помощью управляющего сигнала компаратора 1 выходной сигнал О2- I Usx(t) !. Аппроксимиру-. ющий сигнал преобразователя 7 в этом случае осуществляет слежение за сигналом на., выходе перемножителя 19, пропорциональным IUex(t)J, как описано, причем на выходе триггера 14 при монотонном нарастании сигнале К> IUexI @(0, Он} формируется последовательность, содержащая больше единиц, чем нулей, при монотонном спаде это соотношение меняется на обратное, а в области с низкой крутизной входного сигнала формируется последовательность из череду1ощихся единиц и нулей. На первом выходе 24 дельта-модулятора при помощи элемента 16 по единичному сигналу триггера 15. соотношение нулей и единиц в указанных последовательностях изменяется на обратное, т.е. при монотонном возрастании I О ф) (Uax < 0), что соответствует монотонному сладу Usx(t), на первом выходе 24 дельта-модулятора формируется последовательность, содержащая больше нулей, чем единиц. Аналогично при монотонном спаде l Usx(t) I(U < 0), что соот5 ветствует монотонному нарастанию Usx(t), на первом выходе 24 дельта-модулятора формируется последовательнбсть, содержащая больше единиц, чем нулей.
В конце интервала времени t> по им10 пульсу с делителя 17 частоты блок 18 реверсивного счета увеличивает свое состояние на единицу. Обозначим интервал времени после этогь через t2. Соответственно это приводит к увеличению выходного
15 сигнала перемножителя 19 до величины
Ои=К2Овх(), где К2 — состояние блока 18 (К2 = К1+1) и увеличению выходного ИКМ-кода на третьих выходах 26 дельта-модулятора, а аппроксимирующий сигнал нэ выходе
20 преобразователя 7 осуществляет слежение за сигналом Оы в данном интервале времени т2. После нескольких интервалов времени tx наступает момент времени, когда при слежении за сигналом 19 наступает
25 равенство значений аппроксимирующего и номинальных напряжений блока 7, т.е.
Uz = UH. Это происходит при наличии во входном сигнале выброса, что приводит к полному заполнению реверсивного счетчи30 ка 5 импульсами тактового генератора 3, в результате чего на первом выходе шифратора 6 появляется импульс, передний фронт которого через формирователь 8 устанавливает триггер 9 в единичное состояние и
35 одновременно уменьшает состояние блока
18 реверсивного счета на единицу.
Этот же импульс одновременно запре щает прохождение импульсов компаратора
4 через элемент ЗАПРЕТ 10 и разрешает
40 прохождение импульсов триггера 9 через элементы И 11 и ИЛИ 13 на вход триггера
14, в результате чего на выходе последнего, спустя время, равное времени задержки в элементе 12, появляется соответствующий
45 сигнал ("1" выходного унитарного кода). До появления импульса на третьем выходе шифратора 6 триггер 9 работал в счетном режиме, изменяя после прихода. каждого тактового импульса свое состояние на про50 тивоположное. Поэтому, за счет установки триггера 9 в единичное состояние не допускается случайный сбой в выходном коде из-за неправильного фазирования выходных импульсов триггера 9.
За счет указанного уменьшения состоя-ния блока 18 в дельта-модуляторе производится подстройка (адаптация) значений выбросов выходного сигнала перемножителя 19 к номинальному значению UH, т.е.
1709531
10 ограничение входного сигнала на номинальном уровне от максимального.
Если в следующем периоде дискретизации входного сигнала значение Usx(t) превышает Он, то импульс генератора 3, 5 воздействуя на вход триггера 9, изменяет состояние последнего на нулевое. Импульс генератора 3 не изменяет состояние реверсивного счетчика 5, так как шифратор 6 блокирует, прохождение этих импульсов на 10 вход сложения счетчика 5 при полном его заполнении, Поэтому на выходе элемента
16 при выполнении условия U1g > Он формируется код — чередующаяся последовательность единиц и нулей, соответствующая 15 номинальному значению Он.
Работа дельта-модулятора при последующем уменьшении входного сигнала характеризуется тем, что после прйхода очередного тактового импульса генератора 20
3 импульс с второго выхода шифратора 6 поступает на вход вычитания реверсивного счетчика 5. При этом аппроксимирующий сигнал От уменьшается на единицу дискретности и становится меньше сигнала Ощ, что 25 приводит к появлению на выходе компаратора 4 положительного потенциала. Импульс с третьего выхода шифратора 6, фиксирующего полное заполнение счетчика
15, принимает нулевое. значение, разрешая 30 прохождение импульсов компаратора 4 через элемент ЗАПРЕТ 10 и запрещая прохождение импульсов триггера 9 через элемент
И 11. Поэтому на первом, втором и третьих выходах дельта-модулятора появляется код, 35 соответствующий знаку приращения и величине входного сигнала.
Далее работа дельта-модулятора происходит аналогично (при фиксированном состоянии блока 18 реверсивного счета) до 40 момента появления импульса на выходе делителя 17 частоты или формирователя 8 импульсов, увеличивая, в первом случае размах выходного сигнала перемножителя
19 при отсутствии во входном сигнале Uex(t) 45 выбросов, или уменьшая, во втором случае, размах выходного сигнала перемножителя 19 при числе выбросов во входном сигнале U
Блок 18 реверсивного счета работает следующим образом, При отсутствии в входном сигнале выбросов и малой амплитуде входного сигнала происходит непрерывное увеличение состояния реверсивного счетчика 29 (фиг.2) до некоторого максимального значения Я акс, заданного на входах 34 элемента 30 сравнения. При состоянии реверсивного счетчика 29, равном указанному значению, на выходе элемента 30 сравнения появляется сигнал, запрещающий прохождение импульсов с выхода делителя 17 частоты на вход сложения счетчика 29 через элемент ЗАПРЕТ 27, т.е. предотвращается переполнение счетчика 29 и обеспечивается работа дельта-модулятора в устойчивом режиме адаптации к амплитуде входного сигнала. Аналогично при наличии в входном сигнале значительного числа выбросов происходит непрерывное уменьшение состояния реверсивного счетчика 29 импульсами с выхода формирователя 8 импульсов. При уменьшении состояния счетчика 29 до некоторого минимального значения $, заданного на входах 35 элемента 31 сравнения, на выходе последнего появляется сигнал, запрещающий дальнейшее уменьшение состояния счетчика 29 через элемент ЗАПРЕТ
28, т.е, предотвращает обнуление счетчика
29 и обеспечивается работа дельта-модулятора в устойчивом режиме адаптации к амплитуде входного сигнала без учета амплитуды выбросов.
В других режимах работы дельта-модулятора выходной сигнал блока 18 принимает промежуточное значение между минимальным и максимальным значениями
Змин, $макс, заданными на входах 35 и 34 блока 18, Таким образом. на первом выходе 24 устойчиво работающего дельта-модулятора формируется. одноразрядная дельта-последовательность, соответствующая входному аналоговому сигналу, а на втором и третьих выходах 25 и 26 формируется сигнал, соответствующий знаку и модулю входного сигнала дельта-модулятора с точностью до заданного дискрета. Преобразование входного аналогового сигнала в дельтакод осуществляется всегда в режиме максимального сигнала за счет непрерывной адаптации амплитуды выбросов. входногосигнала к номинальному значению, что позволяет повысить точность дельтамодулятора и максимизировать выходное соотношение сигнал-шум. Уровень ограничения выбросов может быть- изменен изменением коэффициента деления делителя 17 частоты, на время существования которых на дельта-выходе формируется код — чередующаяся из нулей и единиц импульсная последовательность, что соответствует or1709531
Составитель А. Тимченко
Редактор М. Недолуженко Техред M,Moðlåíòàë КорректоР О. Кравцова
Заказ 437 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб„4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 раничению входного сигнала на номинальном уровне от максимального, а на импульсно-кодовомодулированных выходах — сигнал, соответствующий укаэанному ограничению. Увеличение точности дельта-модулятора позволяет резко увеличить качественные показатели адаптивных корреляционно-измерительных систем для идентификации образов.
Поэтому введение в известное устройство блоков 17-20 с соответствующими связями и соответствующее выполнение блока
18 реверсивного счета позволяет увеличить точность дельта-модулятора и максимизировать выходное соотношение сигнал— шум при преобразовании входного аналогового сигнала с нестационарными выбросами.
Формула изобретения
1. Дельта-модулятор по ast.ñâ. В 1448411, отличающийся тем, что, с целью повышения точности дельта-модулятора, в него введены делитель частоты, блок реверсивного счета, блок деления и перемножитель, подключенный первым входом и выходом между выходом управляемого инвертора и первым входом компаратора, вход делителя частоты подключен к выходу генератора тактовых импульсов, выход делителя частоты соединен с первым входом блока реверсивного счета, второй вход которого подключен к выходу формирователя импульсов, а третьи и четвертые входы являются соответственно первыми и вторыми
5 входами задания пределов входного сигнала, выходы блока реверсивного счета соединены с вторыми входами перемножителя и, входами делителя блока деления, входы делимого которого подключены к выходам ре10 версивного счетчика, выходы блока деления являются третьими выходами дельта-модулятора.
2. Дельта-модулятор по п.1, о т л и ч а юшийся тем, что блок реверсивного счета
15 содержит реверсивный счетчик; первый и второй элементы сравнения, первый и второй элементы ЗАПРЕТ, разрешающие входы которых являются соответственно первым и вторым входами блока, первые
20 входы первого и второго элементов сравнения — соответственно третьими и четвертыми входами блока, выходы первого и второго элементов сравнения соединены с запрещающими входами одноименных эле25 ментов ЗАПРЕТ, выходы которых соединены соотеетственно с суммирующим и вычитают м входами реверсивного счетчика, выход которого подключены к вторым входам элементов сравнения и являются вы30 ходами блока.
