Анализатор качества канала

 

Изобретение относится к электросвязи. Цель изобретения - упрощение устройстваза счет сокращения общего числа элементов. Анализатор содер)^ит интегратор 1, компаратор 2, хронизатор 3. регистры 4 и 7 сдвига, реверсивный сдвигающий регистр 5, элемент И 6, формирователь 8 фронтов, элемент И-НЕ 9 и элемент ИЛИ-НЕ 10. Анализатор позволяет определить неисправность канала связи на основе априорной; информации о количестве единиц в кодовом блоке заданной длины. Одновременно учитывается возможность "забития или замирания" в канале связи. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (н)э Н 04 В 3/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛ6СТВУ (21) 4849569/09 (22) 09.07.90 (46) 15.02.92. Бюл. N. 6 (71} Ижевский механический институт (72) О.Б; Юминов и С.В. Дзюин (53) 621.396,664(088.8) (56) Авторское свидетельство СССР .N. 1432791, кл. Н 04 В 3/46, 1987, (54) АНАЛИЗАТОР КАЧЕСТВА КАНАЛА (57) Изобретение относится к электросвязи.

Цель изобретения — упрощение устройства

„„Я0„„1713110 А1 за счет сокращения общего числа элементов. Анализатор содержит интегратор 1, компаратор 2, хронизатор 3, регистры 4 и 7 сдвига. реверсивный сдвигающий регистр

5, элемент И 6, формирователь 8 фронтов, элемент И-НЕ 9 и элемент ИЛИ-НЕ 10. Анализатор позволяет определить неисправность канала связи на основе априорной; информации о количестве единиц в кодовом блоке заданной длины. Одновременно учитывается возможность "забития или замирания" в канале связи. 1 ил.

1713110

Изобретение относится к радиотехнике и может быть использовано в системах передачи данных.

Известен анализатор качества канала связи. содержащий последовательно соединенные интегратор и регистр сдвига, а также хронизатор, первый и второй выходы которого подключены соответственно к тактовым входам компаратора и регистра сдвига, причем выход компаратора подключен к первому входу первого элемента И и через инвертор к первому входу второго элемента

И, выход регистра сдвига подключен к второму входу второго элемента И и через первый инвертор — к второму входу первого элемента И, выходы первого и второго элемента И подключены к входам реверсивного сдвигающего регистра. первый выход которого непосредственно, а второй через третий инвертор подключен соответственно к первому и второму входам третьего элвмента И, тактовый вход которого соединен с третьим выходом хронизатора, причем четвертый выход хронизатора подключен к установочным входам регистра сдвига и реверсивного сдвигающего регистра.

Недостатком устройства является невысокая точность анализа, так как не учитываются замирания и забития в канале.

Из известных технических решений наиболее близким к предлагаемому устройству является анализатор качества канала связи, содержащий последовательно соединенные интегратор, компаратор и регйстр сдвига. а также хронизатор, первый и второй выходы которого подключены соответственно к тактовым входам компаратора и регистра сдвига, причем выход компаратора подключен к первому входу первого элемента И и через второй инвертор — к первому входу второго элемента И, выход регистра сдвига через первый инвертор подключен к второму входу первого элемента И, а также к второму входу второго элемента И, выходы первого и второго элемента И подключены к входам реверсивного сдвигающего регистра, первый выход которого непосредственно, а второй через третий инвертор подключены соответственно к первому и второму входам третьего элемента И, а тактовый вход которого соединен с третьим выходом хронизатора, причем четвертый выход хронизатора подключен к установочным входам регистра сдвига и реверсивного сдвигающего регистра, первый и второй счетчики, первые и вто, рые входы которых соединены с выходами соответственно первого и второго элемента

И. первая и вторая схемы сравнения, входы которых соединены с выходами соответст4 венно первого и второго счетчиков, а выходы — с входами элемента.ИЛИ. выход которого через инвертор соединен с третьими входами элемента И. выход которого является выходом устройства.

Недостатком устройства является сложность реализации из-за большого числа блоков, входящих в уcTpoAGT80.

Целью изобретения является упрощение устройства за счет сокращения общего числа элементов при сохранении его функциональных возможностей.

3то достигается тем, что в известный анализатор качества канала связи, содержащий элемент ИЛИ-НЕ, хронизатор. последовательно соединенные интегратор, компаратор и первый регистр сдвига и последовательно соединеннь1е реверсивный сдвигающий регистр и элемент И, второй вход которого соединен с выходом элемента

ИЛИ-НЕ, причем первый, второй и третий выходы хронизатора подключены соответственно с тактовым входам компаратора и первого регистра сдвига и к третьему входу

25 элемента И дополнительно введены последовательно соединенные второй регистр сдвига, формирователь фронтов и элемент

И-НЕ, при этом второй выход хронизатора подключен к сигнальному входу второго регистра сдвига, второй выход которого подключен к первому входу элемента ИЛИ-НЕ, второй вход которого соединен с вторым. выходом реверсивного сдвигающего регистра, первый и второй входы которого соединены соответственно с выходом компаратора и с выходом первого регистра сдвига, выход. первого разряда которого подключен к входу формирователя фронтов и к второму входу элемента И-НЕ, выход которого подключен к четвертому входу элемента И.

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит последовательно соединенные интегратор 1, компаратор 2, второй вход которого соединен с первым выходом хронизатора 3, а.выход — с первыми входами регистра сдвига 4 и реверсивного сдвигающего регистра 5. второй вход которого соединен с вторым выходом регистра сдвига 4, а выход — с первым входом элемента И 6, третий вход которого соединен с третьим выходом хронизатора 3, второй выход которого соединен с, вторым входом регистра сдвига 4 и первым входом второго регистра сдвига 7, второй вход которого через формирователь 8 с первым вы- . ходом регистра сдвига 4 и вторым входом элемента И-HE 9, первый вход которого соединен с первым выходом регистра сдвига 7, 1713110 а выход — с входом элемента И 6, второй вход которого соединен с элементом ИЛИ, Н Е 10, входы которого соединены с вторыми выходами регистра сдвига 7 и реверсивного сдвигающего регистра 5. 5

Устройство работает следующим образом.

При включении питания устанавливаются в исходное состояние (т.е. обнуляются) регистр сдвига 4 и реверсивный сдвигаю- 10 щий регистр 5. Далее на вход интегратора

1 поступает смесь бинарного сигнала с шумом. Смесь после интегрирования поступает на компаратор 2, который опрашивается с хронизатора 3.. Если во время опроса уро- 15 вень сигнала на выходе интегратора 1 превышает порог, то компаратор 2 вырабатывает импульс, который поступает на вход записи регистра сдвига 4, Под действием импульса с хронизатора З,в регистре 20 сдвига 4 происходит сдвиг всей информации, Кроме того, информация с компаратора

2 поступает на первый вход реверсивного сдвигающего регистра 5.

Так как при первых N тактирующих сиг- 25 налах с хронизатора 3 на.втором выходе регистра сдвига 4 будут нули, то после их окончания в регистре сдвига 4 будет запи,, сана полностью первая N-разрядная комбинация, в реверсивном сдвига ющем регистре 5 — число единиц, содержащихся в этой комбинации. Пусть в сдвигающем Nразрядном регистре сдвига 4 находится произвольная комбинация из К единиц и (N — К) нулей. Этой комбинации регистра сдвига 4 в реверсивном сдвигающем регистре 5 будет соответствовать комбинация из

К единиц в старших разрядах. Пусть в N-м разряде регистра сдвига 4 находится нуль, а на ег6 вход поступает единица. Поскольку 40 входная единица поступает на первый вход. а нуль из Й-го разряда регистра сдвига 4— на второй вход реверсивного сдвигающего регистра 5, то количество единиц в нем станет равно (К + 1). Если на вход регистра 45 сдвига 4 поступает нуль, а в его N-м разряде — единица, то на первый вход реверсивного .сдвигающего регистра 5 . соответственно поступает нуль, а на второй выход — единица, и количес гво единиц в нем 5 станет равно (К вЂ” 1). Т.е., если единица поступает на первый вход реверсивного сдвигающего регистра 5, то количество старших разрядов, подряд заполненных единицами, увеличивается на один при сдвиге информат. 55 ции вправо, если единица поступает на второй вход реверсивного сдвигающего i .регистра 5, т о информация в нем сдвигается влево, а количество старших разрядов, заполненных единицами, уменьшается на один. Если на вход регистра сдвига 4 поступает единица и в его N-м разряде также единица, то сначала происходит увеличение количества единиц в реверсивном сдвигающем регистре 5, так как входная единица напрямую поступает на его первый вход, но после этого через время срабатывания регистра сдвига 4 единица из его N-ro разряда поступает на второй вход реверсивного сдвигающего регистра 5 и количество единиц в нем уменьшается, т.е. приходит к исходному состоянию. При поступлении на вход регистрасдвига 4 нуля и когда в его N-M разряде находится нуль, информация в реверсивном сдвигающем регистре также не изменяется.

Поскольку известно априорное распределение единиц в коде, не пораженном помехами, то при выходе за границы, введенные на число единиц в блоке длины

N, можно говорить о неисправности канала без учета запирания и забития. Исправному каналу, без учета замираний и забития, byдет соответствовать единица на первом и нуль на втором выходах реверсивного регистра 5. Это соответствует единице на выходе элемента И 6 при исправном канале и нулю при неисправном. Одновременно анализируются забития и замирания в канале.

Рассмотрим работу анализатора, когда порог замирания больше порога забития единицами (ПЗ О> ПЗ 1). Пусть с первого выхода регистра сдвига 4 появляется комбинация нулей и единиц в виде, который соответствует входной информации:

111 ... 11 91001... 01 000... 000

Комбина- "Комбинация 2 Комбинация 3 ция 1

Комбинация 1 — забитие единицами, комбинация 3 — замирание в канале, комбинация

2 — неподверженная забитию и замираниям информация, По переднему фронту комбинация 1, который выделяется формирователем фронтов 8, происходит сброс регистра сдвига 7 и тактовые импульсы с второго выхода хронизатора 3 записываются в регистр сдвига 7, Как только количество единиц превысит ПЗ

1, а об этом будет свидетельствовать появление сигнала на первом выходе регистра сдвига 7, срабатывает схема И вЂ” НЕ 9, и сигнал на выходе элемента И 6 при его опросе с хронизатора 3 будет ноль, что говорит о неисправности канала, Во заднему фронту комбинации 1, который выделяется формирователем 8, произойдет сброс регистра сдвига 7. В случае комбинации 2; регистр сдвига 7 будет попе1713110 повышению надежности анализатора при эксплуатации.

Формула изобретения

Составитель О.Юминов

Техред М.Моргентал Корректор Т.Палий

Редактор 3,Слиган

Заказ 545 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб,. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ременно считать. количество подряд идущих нулей и единиц. Поскольку их количество не превыаает соответствующие пороги. то они не влияют на результат анализа; Если поступает комбинация 3, т.е. идут нули, то схема 5

И-НЕ 9 не срабатывает. Таким образом, сигнал на его выходе будет единица и в том случае, когда количество нулей в комбинации 3 достигает ПЗ 1; При достижении количества нулей в комбинации 3 ll3 0 10 появляется сигнал на втором выходе регистра сдвига 7, срабатывает элемент ИЛИ-НЕ

10, и на выходе элемента И 6 будет опять ноль, что говорит об неисправности канала.

Если ПЗ О< ПЗ 1, то сигнал на первом 15 выходе регистра сдвига 7 необходимо взять с инверсного выхода его первого разряда.

В остальном алгоритмы работы аналогичны вышеизложенному. Если ПЗ 0 = ПЗ 1 ° р0 то из схемы необходимо исключить элемент

И-HE 9 и все его связи с другими элементами схемы. Причем появление сигнала на оставшемся. втором выходе регистра сдвига 7 будет свидетельствовать о превыше- р5 нии порога как по забитию, так и по замиранию.

Технико-экономическая эффективность предлагаемого устройства по сравнению с известным заключается в упрощении уст- .30 ройства за счет изменения алгоритма работы анализатора при сохранении функциональных воэможностей. Сокращение аппарату рных затрат приводит к уменьшению стоимости устройства, а также к 35

Анализатор качества канала, содержащий. элемент ИЛИ-НЕ, хронизатор, последовательно соединенные интегратор, компаратор и первый регистр сдвига и последовательно соединенные реверсивный сдвигающий регистр и элемент И, второй вход которого соединен с выходом элемента

ИЛИ-НЕ. причем первый, второй и третий выходы хронизатора подключены соответственно к тактовым входам компаратора и первого регистра сдвига и к третьему входу элемента И, отличающийся тем, что, с целью упрощения устройства за счет сокращения общего числа элементов, введены последовательно соединенные второй регистр сдвига, формирователь фронтов и элемент И-НЕ; при этом второй выход хронизатора подключен к сигнальному входу второго регистра сдвига, второй выход которого подключен к первому входу элемента ИЛИ-НЕ, второй вход которого соединен с вторым выходом реверсивного сдвигающего регистра, первый и второй входы которого соединены соответственно с выходом компаратора и с выходом первого регистра сдвига, выход первого разряда которого подключен к входу формирователя фронтов и к второму входу элемента И-HE. выход которого подключен к четвертому входу элемента И.