Последовательный к-ичный сумматор

 

Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных устройств, работающих в коде 1 из К. Целью изобретения является повышение быстродействия последовательного сумматора. Цель достигает ся благодаря введению в устройство, содержащее первый сумматор цифр, состоящий из матрицы элементов И, второго сумматора цифр и двух элементов задержки, а также новых связей. Первый сумматор цифр формирует цифру суммы при отсутствии переноса из предыдущего К-ичного разряда, а второй - при наличии переноса. Это позволяет сократить задержку на добавление переноса к цифре суммы. 2 ил. % V с

СОЮЗ СОВЕТСНИХ

; РЕСПУБЛИК

090 . (11) А1 (g1)g С 06 F 7/50

°; . .-

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMY СВИДЕТЕЛЬСТВУ

Х = Х„„... Х Х(Х0

1 (21) .42 61520/24 (22) 27!.04,8у (46) 23 03 92, баюл. Г 11 (75) Г,Е,Деев и Э.В.Рахов (53) 681,325.5 (088,8) (56) Самофалов К,Г,, Корнейчук В.,И. и Тарасенко В,П,. Цифровые электронные вычислительные машины, Киев; Вища школа, 1983, с. 114, рис. 3, 42, Оранский А.М; Аппаратные методы в ЦВТ. - Минск: БГУ, 1977, с. 27, рис, 1,7, (54) ПОСЛЕДОВАтЕЛЬНЫИ К-ИцНЫ СУММАТОР (57) Изобретение относится к вычисИзобретение относится к вычисли» тельной технике и может быть использовано при создании вычислительных устройств, работающих в коде 1 из К, где К - основание системы счисления, Целью изобретения является повышение быстродействия последовательного сумматора.

На фиг,1 изображена структурная схема последовательного К-ичного сумматора, на фиг.2 - функциональная схема последовательного сумматора для К=:3, Последовательный K-ичный сумматор содержит входы 1 и 2 nepaoro u второго операндов, сумматоры 3 и 4 цифр, элементы 5 и 6 задержки, вход

7 запуска, выход 8. Сумматоры цифр имеют управляющие входы 9 и 10 со2 лительной технике и может быть использовано при создании вычислительных уст„-ойств, работающих в коде

1 из К. Целью изобретения является повышение быстродействия последовательного сумматора, Цель достигается благодаря введению в устройство, содержащее первый сумматор цифр, сос-. тоящий из матрицы элементов И, второго сумматора цифр и двух элементов задержки, а также новых связей. flepвый сумматор цифр формирует цифру суммы при отсутствии переноса из предыдущего К-ичного разряда, а второй - при наличии переноса. Это позволяет сократить задержку на добавление переноса к цифре суммы. 2 ил . ответственно и состоят из элементов И 11.

Последовательный К-ичный сумматор работает следующим образом, На входы 1 и 2 последовательно поступают цифры двух складываемых

К-ичных чисел ii1 ° ° ° YgY Y p y где Х;, Y; E 0, 1, 2...,, К-1) — циф- ры К-ичной системы счисления. Л

При t = 0 (т,е. в такте, номер которого равен О) на вход Х поступает цифра Х числа Х, на вход Y поступает цифра Y числа У, на вход 7 от ,внешнего источника подается пусковой

172 сигнал. Наличием трех сигналов: X

Y и пускового сигнала обеспечивается включение сумматора. Указанные сигналы поступают на вход сумматора .

3 цифр, проходят через него и возбуждают два его выхода с номером X -

+ Y, Сигнал с первого выхода поступает на (X о + Yð ) разряд выхода Z, чем обеспечивается выдача цифры Z< результата Z = X + 7, а с другого выхода — на вход элемента задержки

5 или 6.

Длительность задержки подобрана так, чтобы. при t = 1 (т,е, в такте, номер которого равен 1) на входе одного из сумматоров цифр одновременно присутствовали три сигнала: Х, У,2 и сигнал с выхода элемента задержки, Тот из сумматоров цифр, на который придет сигнал с выхода элемента задержки, открывается и возбуждаются два его выхода, номер которых соответствует сумме очередных цифр операндов и переноса из предыдущего разряда, При этом сумматор 3 цифр открывается, если перенос отсутствует, а сумматор 4 - если присутствует, Элементы 5 и 6 задержки запоминают на один такт состояние: переноса нет - элемент 5, перенос есть элемент 6, Процесс суммирования цифр повторяется до суммирования двух старших цифр X „„ и Y после чего выполняется пустой такт суммирования с Х„„, = О и Y +(= О для получения

Фф( выходного переноса.

Предлагаемый сумматор обладает повышенным быстродействием благодаря отсутствию задержки на сложение переноса иэ предыдущего разряда с цифрой суммы или цифрой .одного из операндов.

Формула изобретения

Последовательный К-ичный сумматор, содержащий первый сумматор цифр, который содержит К элементов И, где

K - основание системы счисления, организованных в квадратную матрицу, первые входы элементов И каждой строки матрицы подключены к соответствующему разряду первого входа сумматора цифр, вторые входы элементов И

1601

4 каждого столбца матрицы подключены к соответствующему разряду второго входа сумматора цифр, первые выходы

5 элементов И 1-й строки и . j-ão столбца, для которых ()),1 y. = п,где и

О.. °,, (К-1), i j = О... (К-1), соединены межр,у собой. и подключены к соответствующим входам первой группы выходов сумматора цифр, вторые выходы элементов И i-й строки и

j-го столбца, для которых +1=в, где тп = О...,, (2К-2), соединены между собой и подключены к соответствующим выходам второй группы выхо" дов сумматора цифр, каждый и-й выход первой группы выходов первого сумматора цифр соединен с соответствующим разрядом выхода последователь20 ного К-ичного сумматора, первые и вторые входы первого сумматора цифр соединены с входами первого и второго операндов последовательного К-ичного сумматора, о т л и ч а ю щ и й25 с я тем, что, с целью повышения быстродействия последовательный К-ичный сумматор содержит второй сумма" тор цифр и два элемента зарержки, причем первый и второй входы второго сумматора цифр соединены с первым и вторым входами устройства, выходы с К-го по (2К-2)-й второй группы первого сумматора цифр соеринены с входом первого элемента задержки, выход которого подключен к третьим входам всех элементов И второго сумматора цифр, а выход второго элемента задержки соединен с третьими входами всех элементов И первого

4 сумматора цифр, выходы с нулевого по (К-1)-й второй группы первого сумматора цифр и выходы с нулевого по (К-2)-й второй группы второго сумматора цифр соединены с входом элемента задержки, выходы с (К-1)-го по (2К-2)-й второй группы второго сумматора цифр соединены с входом первого элемента задержки, каждый п-й. выход первой группы второго сумматора цифр, rye n = О...,, (K-2), соеринен с (и+1)-м разрялом выхода устройства, (К+1)-й выхор, первой группы второго сумматора цифр соеринен с нулевым разрядом выхода устройства, 55 вход второго элемента залержки соединен с входом запуска устройства.

1721601

g (йлаУ2) r.f

7п дЮХ) d (dxol Y) Are 7

Or уу

rr r

%uO, 2

Составитель A,Ñòåïàíîâ

Редактор A.Мотыль Техред Л.олийнык Корректор Л.Пилипенко

Заказ 1324 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб, д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

Последовательный к-ичный сумматор Последовательный к-ичный сумматор Последовательный к-ичный сумматор 

 

Похожие патенты:

Изобретение относится к вычислитель1 ной технике и может найти применение при построении арифметических устройств

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано при разработке устройств обработки массивов чисел'

Изобретение относится к вычислительной технике и может быть использовано в цифровых накопителях, делителях с переменным коэффициентом деления, а также формирования дискрет-| ной сетки частот

Изобретение относится к вычисли-' тельной технике и может быть использовано при построении последовательных умножителей двоичных кодов

Изобретение относится к вычисли*- тельной технике и может быть использовано в высокопроизводительных уст-*- ройствах обработки информации и в устройствах цифровой обработки сигналов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в арифметических устройствах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических цифровых устройств на КМДП-транзисторах, в частности многоразрядных параллельных сумматоров-вычитателей и схем сравнения

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх