Устройство для извлечения квадратного корня из напряжения

 

Изобретение относится к измерительной и вычислительной технике и может быть использовано для реализации операции извлечения квадратного корня из напряжения . Цель изобретения - повышение быстродействия и расширение области применения устройства за счет формирования результата вычисления квадратного корня в параллельном и последовательном коде одновременно. Поставленная цель достигается за счет введения в него трех переключателей, двух аналоговых запоминающих устройств, цифрового сумматора, устройства вычитания и двух регистров последовательного приближения с соответствующими связями с остальными блоками устройства. Принцип работы устройства основан на методе последовательного приближения , при котором за один такт определяется одна цифра значения корня. 1 з.п.ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 G 7/20 ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОГКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ, г (21) 4720583/24 (22) 18.07.89 (46) 23.03.92. Бюл. М 11 (71) Самарский политехнический институт им.В.В. Куй бы шева (72) В.С.Мелентьев (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 888144, кл, G 06 6 7/20, 12.03.80.

Авторское свидетельство СССР

М 930324, кл. G 06 J 3/00, 06.11.79. (54) УСТРОЙСТВО ДЛ Я ИЗВЛЕЧЕНИЯ

КВАДРАТНОГО КОРНЯ ИЗ НАПРЯЖЕНИЯ (57) Изобретение относится к измерительной и вычислительной технике и может быть использовано для реализации операции извлечения квадратного корня из напряжеИзобретение относится к измерительной и вычислительной технике и может быть использовано для реализации операции извлечения квадратного корня из напряжения.

Известно устропство для извлечения квадратного корня из напряжения, содержащее источник опорного напряжения, два преобразователя код — напряжение, компаратор, счетчик, два элемен1а И, генератор импульсов, дешифратор и триггер.

Недостатком этого устройства является низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому является аналогоцифровое устройство для извлечения квадратного корня, содержащее схему сравнения, первый вход которой является вхо„„ Ц,„„1721615 А1 ния, Цель изобретения — повышение быстродействия и расширение области применения устройства за счет формирования результата вычисления квадратного корня в параллельном и последовательном коде одновременно, Поставленная цель достигается за счет введения в него трех переключателей, двух аналоговых запоминающих устройств, цифрового сумматора, устройства вычитания и двух регистров последовательного приближения с соответствующими связями с остальными блоками устройства. Принцип работы устройства основан на методе последовательного приближения, при котором за один такт определяется одна цифра значения корня. 1 з.п.ф-лы, 3 ил. дом устройства, второй вход через масштабирующий усилитель подключен к выходу линейного цифрового делителя напряжения, а выход — к первому входу элемента И, второй вход которого соединен с генератором импульсов, а выход- со счетным входом триггера, выход которого соединен с входом счетчика, выход которого соединен с входом сумматора, синхро изирующий вход которого соединен с выходом элемента И, а выход — с входом линейного цифрового делителя напряжения, выходы триггера и счетчика являются цифровым выходом устройства.

Недостатками известного устройства являются низкое быстродействие, так как при извлечении квадратного. корня из максимально допустимого напряжения (при1721615 близительно равного напряжению источни- единен с (2i — 1)-м входом первого слагаемока опорного напряжения) при коэффициен- го сумматоров, 2i-й вход первого слагаемого те передачи масштабирующего усилителя, сумматора подключен к i-му выходу второго равном 1, необходимо 2" тактов, где n — регистра последовательного приближения, разрядность счетчика, и ограниченная об- 5 входы второгослагаемогосумматорасоедиласть применения, так как устройство не нены с общей шиной устройства, а вход пепозволяет формировать результат извлече- реноса сумматора подключен к шине ния квадратного корня в виде последова- логической "1" устройства, выход преобразователя код — напряжение соединен с перЦелью изобретения является повыше- 10 вым информационным входом третьего ние быстродействия и расширение области переключателя, второй вход которого подприменения устройства путем формирова- ключен к общей шине устройства, входы ния результата вычисления квадратного первого слагаемого сумматора являются корня в параллельном и последовательном выходом параллельного кода устройства, 15 четвертый, пятый и шестой выходы блока

С этой целью в устройство для извлече- управления соединены соответственно с ния квадратного корня из напряжения, со- входами записи первого и второго блоков держащее компаратор, генератор опорной памяти и управляющим входом третьего печастоты, сумматор, выход которого соеди- реключателя, второй выход блока управленен с цифровым входом преобразователя 20 ния соединен с управляющим входом код — напряжение, аналоговый вход которо- второго переключателя, третий и четвертый го подключен к выходу источника опорного входы блока управления подключены соотнапряжения, дополнительно введены пер- ветственно к выходу генератора опорной вый и второй блоки памяти, первый, второй частоты и к выходу "Конец преобразования" и третий переключатели, блок вычитания, 25 второго регистра последовательного приблок управления, первый и второй регистры ближения, последовательного приближения, причем Кроме того, блок управления содержит вход устройства соединен с первым инфор- первый, второй и третий О-триггеры, пермационнымвходомпервогопереключателя, вый, второй, третий и четвертый элементы второй информационный вход которого 30 И, первый, второй и третий элементы ИЛИ, подключен к информационному входу пер- первый, второй и третий элементы НЕ, привого блока памяти и к первому входу компа- чем первый вход блока управления соедиратора, а выход первого переключателя нен с D-входом первого D-триггера, вход соединен с информационным входом второ- обнуления которого объединен с тактовым го блока памяти, выходы первого и второго 35 входом второго О-триггера и соединен с втоблоков памяти подключены соответственно рым входом блока управления, выход второк первому и второму информационным вхо- го D-триггера подключен к первым входам дам второго переключателя, выход которого первого, второго и третьего элементов И, соединен с первым входом блока вычита- вторые входы первого и второго элементов ния, второй вход которого подключен к вы- 40 И соединены с выходом первого элемента ходу третьего переключателя, а выход блока НЕ, вход которого подключен к третьему вычитания соединен с первым входом ком- входу блока управления, к первому входу паратора, второй вход которого подключен четвертого элемента И и к тактовому входу к общей шине устройства, а выход компа- третьего О-триггера, D-входкоторогосоедиратора соединен с первым входом блока 45 нен с его инверсным выходом, с третьим управления, первый выход которого под- входом первого элемента Ии с вторым вхоключен к информационным входам первого дом третьего элемента И, выход которого и второго регистров последовательного подключен кпервомувходупервогоэлеменприближения и является выходом последо- та ИЛИ, второй вход которого соединен с вательного кода устройства, второй и тре- 50 выходом четвертого элемента И, второй тий выходы блока управления соединены с вход которого подключен к третьему входу тактовыми входами соответственновторого второго элемента И и прямому выходу и первого регистров последовательного третьего D-триггера, вход обнуления перприближения, входы запуск;. которых объе- вого О-триггера через второй элемент НЕ динены и подключены к шине внешнего за- 55 соединен с третьим входом четвертого элепуска устройства, к управляющему входу мента И и с первым входом второгоэлеменпервого переключателя и к второму входу та ИЛИ, второй вход которого подключен к блока управления, i-й (где i --1,,2,,......,,п/2, n — выходу первого элемента И, выход первого разрядность сумматгра) выход первого ре- элемента НЕ соединен с тактовым входом гистра последовател.ного приближения со- первого D-триггера и через третий элемент

1721615

НЕ подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом первого D-триггера, D-вход второго 0-триггера подключен к шине логической "1" устройства, первый — шестой выходы блока управления соединены соответственно с выходом первого 0-триггера, с прямым выходом третьего D-триггера, с вы.ходом первого элемента ИЛИ, с выходом второго элемента И, с выходами второго и третьего элементов ИЛИ, вход обнуления второго D-триггера подключен к четвертому входу блока управления, На фиг.1 представлена блок-схема устройства для извлечения квадратного корня из напряжения; на фиг.2 — схема блока управления; на фиг.3 — временные диаграммы, поясняющие работу устройства.

Устройство для извлечения квадратного корня из напряжения содержит первый переключатель 1, первый 2 и второй 3 блоки памяти, второй переключатель 4, блок 5 вычитания с коэффициентом передачи, равным двум, компаратор 6, генератор 7 опорной частоты, блок 8 управления, первый 9 и второй 10 регистры последовательного приближения, сумматор 11, источник

12 опорного напряжения, преобразователь

13, код — напряжение, третий переключатель 14, причем выход сумматора 11 соединен с цифровым входом преобразователя

13 код — напряжение, аналоговый вход которого подключен к выходу источника 12 опорного напряжения, вход устройства 15 соединен с первым информационным входом переключателя 1, второй информационный вход которого подключен к информационному входу блока 2 памяти и к первому входу компаратора 6, а выход переключателя 1 соединен с информационным входом блока 3 памяти, выходы блоков 2 и 3 памяти подключены соответственно к первому и второму информационным входам переключателя 4, выход которого соединен с первым входом блока 5 вычитания, второй вход которого подключен к выходу переключателя 14, а выход блока 5 вычитания соединен с первым входом компаратора 6, второй вход которого подключен к общей шине устройства, а выход соединен с первым входом блока 8 управления, выход 18 которого подключен к информационным входам регистров 9 и 10 последовательного приближения и является выходом последовательного кода устройства, выходы 17 и 19 блока 8 управления соединены соответственно с тактовыми входами регистров 10 и

9 последовательного приближения, входы запуска которых объединены и подключены к шине 16 внешнего запуска устройства, к

40 управляющему входу переключателя 1 и к второму входу блока 8 управления, i-й (где i

= 1,2,...,п/2, и — разрядность сумматора 11) выход регистра 9 последовательного приближения соединен с(2! — 1)-м входом первого слагаемого сумматора 11, 2i-й вход первого слагаемого которого подключен к

i-му выходу регистра 10 последовательного приближения, вход второго слагаемого сумматора 11 соединен с общей шиной устройства, а вход переноса подключен к шине логической "1" устройства, выход преобразователя 13 код — напряжение соединен с первым информационным входом переключателя 14, второй вход которого подключен к общей шине устройства, входы первого слагаемого сумматора 11 являются выходом параллельного кода устройства, выходы

20 — 22 блока 8 управления соединены соответственно с входами записи блоков 2 и 3 памяти и управляющим входом переключателя 14, выход 17 блока 8 управления соединен с управляющим входом переключателя

4, третий и четвертый входы блока 8 управления подключены соответственно к выходу генератора 7 опорной частоты и к выходу

"Конец преобразования" регистра 10 последовательного приближения.

Блок 8 управления (фиг.2) содержит

D-триггеры 23-25, схемы И 26-29, элементы ИЛИ ЗΠ— 32, элементы НЕ 33-35, причем первый вход блока 8 управления соединен с D-входом D-триггера 25, вход обнуления которого объединен с тактовым входом 0-триггера 24 и соединен с вторым входом блока 8 управления, выход D-триггера 24 подключен к первым входам элементов И 26 — 28, вторые входы элементов И 26 и 27 соединены с выходом элемента НЕ 33, вход которого подключен к третьему входу блока 8 управления, к первому входу элемента И 29 и к тактовому входу 0-триггера

23, D-вход которого соединен с его инверсным выходом, третьим входом элемента И

26 и вторым входом элемента И 28, выход которого подключен ку первому входу элемента ИЛИ 30, второй вход которого соединен с выходом элемента И 29, второй вход которого подключен к третьему входу элемента И 27 и прямому выходу 0-триггера 23, вход обнуления 0-триггера 25 через элемент НЕ 34 соединен с третьим входом элемента И 29 и первым входом элемента ИЛИ

31, второй вход которого подключен к выходу элемента И 26, выход элемента НЕ 33 соединен с тактовым входом 0-триггера 25 и через элемент НЕ 35 подключен к первому входу элемента ИЛИ 32, второй вход которого соединен с выходом 0-триггера 25, Dвход D-триггера 24 подключен к шине

1721615 логической "1" устройства, выходы 17-22 блока 8 управления соединены соответственно с прямым выходом 0-триггера 23, выходом 0-триггера 25, выходом элемента

ИЛИ 30, выходом элемента И 27, выходами элементов ИЛИ 31 и 32, вход обнуления

D-триггера 24 подключен к четвертому входу блока 8 управления.

Для извлечения квадратного корня из напряжения с и-разрядной точностью регистры 9 и 10 последовательного приближения должны иметь по n/2 разрядов, а сумматор 11 и преобразователь 13 код— напряжение по и разрядов.

Извлечение квадратного корня осуществляется следующим образом.

Сигнал "Пуск" с шины 16 внешнего запуска устройства поступает на управляющий вход переключателя 1, который подключает шину 15 входного напряжения

U8x, из которого следует извлечь квадратный корень, к входу блока 3 памяти, на входы запуска регистров 9 и 10 последовательного приближения и на второй вход блока 8 управления. На выходе 0-триггера

25 устанавливается сигнал "О", Сигнал

"Пуск" поступает также через схему НЕ 34, схему ИЛИ 31 и выход 21 блока 8 управления на вход записи блока 3 памяти переводя

его в режим записи, По переднему фронту первого синхроимпульса с выхода генератора 7 опорной частоты (момент времени t1 фиг,За) на прямом выходе 0-триггера 23 формируется сигнал логической "1", который, поступая через выход 17 блока 8 управления на тактовый вход регистра 10 последовательного приближения, устанавливает на выходе старшего (левого) разряда регистра 10 сигнал

"О", а на выходах остальных разрядов — сигналы "1". Сигнал с выхода О-триггера 23 поступает также через выход 17 блока 8 управления на управляющий вход переключателя 4, который подключает выход блока

3 памяти к входу блока 5 вычитания.

Первый синхроимпульс поступает через схемы НЕ 33 и 35, схему ИЛИ 32 и выход 22 блока 8 управления на управляющий вход переключателя 14, который подключает выход преобразователя 13 код — напряжение к второму входу блока 5 вычитания.

Одновременно первый синхроимпульс поступает через открытую схему И 29, схему

ИЛИ 30 и выход 19 блока 8 управления на тактовый вход регистра 9 последовательного приближения, на выходе старшего разряда которого устанавливается сигнал

"0", а на выходах остальных разрядов— сигналы 1

На входах первого слагаемого сумматора 11 формируется код 0011...11. Так как на входы второго слагаемого сумматора 11 постоянно поданы сигналы "О", а на вход пере5 носа — сигнал "1", то на выходах сумматора

11 образуется код N1: 0100...00, который поступает на входы преобразователя 13 код — напряжение. На выходе последнего устанавливается напряжение U<1 = Uon N1, где

10 Uo — напряжение на выходе источника 12 опорного напряжения.

На выходе блока 5 вычитания формируется напряжение U 1 = 2(U» — 141), так как коэффициент передачи блока 5 вычитания

15 равен двум.

По заднему фронту сигнала "Пуск" на выходе D-триггера 24 устанавливается сигнал "1", который открывает схемы И 26, 27 и

28.

20 Если U 1 О, то на выходе компаратора

6 появляется сигнал "1", который поступает в блок 8 управления и записывается по отрицательному фронту первого синхроимпульса (момент времени tz, фиг,За) в

25 D-триггер 25. Сигнал логической "1" с выхода D-триггера 25 поступает через выход

18 блока 8 управления на информационные входы регистров 9 и 10 последовательного приближения и через схему ИЛИ 32 и вы30 ход 22 блока 8 управления на управляющий вход переключателя 14, который продолжает подключать выход преобразователя 13 код — напряжение к входу блока 5 вычитания.

35 B отрицательный полупериод первого синхроимпульса (временной интервал тз — t2, фиг.3a) импульс с выхода схема И 27 через выход 20 блока 8 управления поступает на вход записи блока 2 памяти, переводя его в

40 режим записи. Напряжение U1 = U 1 записывается в блок 2 памяти.

Если сигнал 0 1 < О, то на выходе компаратора 6 появляется сигнал "О", который записывается по отрицательному фронту

45 первого синхроимпульса в D-триггер 25, Сигнал "О" с выхода 0-триггера 25 через схему ИЛИ 32 и выход 22 блока 8 управления поступает на управляющий вход переключателя 14, который подключает к входу

50 блока 5 вычитания общую шину устройства.

В отрицательный полупериод первого синхроимпульса по импульсу с выхода 20 блока

8 управления в блок 2 памяти записывается напряжение U1" = 20».

55 flo положительному фронту импульса с выхода 19 блока 8 управления, поступающего на тактовый вход регистра 9 последовательного приближения (момент времени сз, фиг.За), первая цифра кор1721615

10 ня записывается в старший (первый) разряд регистра 9. Одновременно на выходе второго разряда регистра 9 последовательного приближения устанавливается сигнал

"0". 5

На входах первого слагаемого сумматора 11 устанавливается код; а 001...11, где а1 — первая цифра корня. На выходах сумматора 11 формируется код и : а 010...00, а на выходе преобразователя 13 код — напряже- 10 ние устанавливается напряжение Ua = U<>x

xNz. По положительному фронту второго синхроимпульса(момент времени t3, фиг.3a) на прямом выходе 0-триггера 23 устанавливается сигнал "0", который поступает через 15 выход 17 блока 8 управления на управляющий вход переключателя 4, который подключает выход блока 2 памяти к входу блока

5 вычитания.

B положительный полупериод второго 20 синхроимпульса (временной интервал t4 — тз) импульс с выхода схемы НЕ 35 через схему

ИЛИ 32 и выход 22 блока 8 управления поступает на управляющий вход переключателя 14, который подключает выход пре- 25 образователя 13 код — напряжение к входу блока 5 вычитания.

На выходе блока 5 вычитания формируется напряжение U 2 = 2(U1 Ок2).

Если U г = О, то на выходе компаратора 30

6 появляется сигнал "1", который поступает в блок 8 управления и записывается по отрицательному фронту второго синхроимпульса (момет времени м, фиг,За) в О-триггер 25. Сигнал "1" с выхода D-триггера 25 35 поступает через выход 18 блока 8 управления на информационные входы регистров

9 и 10 последовательного приближения и через схему ИЛИ 32 и выход 22 блока 8 управления на управляющий вход переклю- 40 чателя 14, который продолжает подключать выход преобразователя 13 код — напряжение к входу блока 5 вычитания.

В отрицательный полупериод второго синхроимпульса (временной интервал ts-tq, 45 фиг.3а) импульс с выхода схемы И 26 через схему ИЛИ 31 и выход 21 блока 8 управления поступает на вход записи блока 3 памяти, переводя его в режим записи. Напряжение U z = Uz записывается в блок 3 50 памяти.

Если сигнал U г< О, то на выходе компаратора 6 появляется сигнал "0", который записывается по отрицательному фронту второго синхроимпульса в D-триггер 55

25,, Сигнал логическо о "0" с выхода О-триггера 25 через схему ИЛИ 32 и выход 22 блока

8 управления поступает на управляющий вход переключателя 14, который подключает к входу блока 5 вычитань;я общую шину устройства. В отрицательный полупериод второго синхроимпульса по импульсу с выхода 21 блока 8 управления в блок 3 памяти записывается напряжение Ог" = 201, По положительному фронту импульса с выхода 17 блока 8 управления, поступающего на тактовый вход регистра 10 последовательного приближения (момент времени ts, фиг.За), вторая цифра корня записывается в первый разряд регистра 10. Одновременно на выходе второго разряда регистра 10 последовательного приближения устанавливается сигнал "0".

Далее процесс вычисления квадратного корня продолжается аналогичным образом.

В момент записи и-й цифры корня в

n/2 разряд регистра 10 последовательного приближения на выходе "Конец преобразования" регистра,10 появляется сигнал логического "0", который поступает на вход обнуления 0-триггера 24 блока 8 управления, устанавливая íà его выходе сигнал "0".

Этот сигнал закрывает схемы И 26 — 28.

После и циклов на выходах регистров

9 и 10 последовательного приближения сформирован результат извлечения квадратного корня из напряжения Uax, Np, а агаз...e<- ап, где Np = Ы 70 п .

Выход 18 блока 8 управления является выходом последовательного кода результаTB.

Для того, чтобы начать следующую операцию извлечения квадратного корня из напряжения, на вход 16 внешнего запуска устройства необходимо подать импульс.

Этот импульс должен быть синхронизирован с синхроимпульсами, формируемыми на выходе генератора 7 опорной частоты, и импульсами на выходе О-триггера 23 блока 8 управления, Пример извлечения квадратного корня из напряжения Uax = 25 при Оод = 64 (фиг,За,б). Результата извлечения квадратного корня 5/8 или в двоичной системе

0.101000 с шестиразрядной точностью.

При подаче импульса на вход 16 внешнего запуска устройства по переднему фронту импульсов, поступающих на тактовые входы регистров 9 и 10 последовательного приближения, на выходах первых разрядов этих регистров устанавливаются сигналы "0": регистр 9 — 011, регистр 10—

011, На входе сумматора 11 код 001111, а на входе преобразователя i 13 код 010000.

1-й такт. U t = 2(Uax — Uxf) = 2(25-16) = 18, U 1 > 0 и первая цифра корня "1".

Регистр 9 — 101, регистр 10 — 011, код на входе сумматора 11 — 100111, код на входе преобразователя 13 — 101000.

1721615

2-й такт. U z = 2(U 1 — U ) = 2(18 — 40) = -44, U г < О; 02" = 20 1 = 36 и вторая цифра корня "О".

Регистр 9 — 101, регистр 10- 001, код на входе сумматора 11 — 100011, код на входе преобразователя 13 — 100100.

3-й такт. U ç = 2(02" — 0 з) = 2(36 — 36) = О, U ç = О и третья цифра корня "1".

Регистр 9 — 110, регистр 10 — 001, код на входе сумматора 11 — 101001, код на входе преобразователя 13 — 101010;

4-й такт. U 4 = 2(U з — Ок4) = 2(0-42) = -84, U 4 < О; U4" = 20 з = О и четвертая цифра корня "О", Регистр 9 — 110, регистр 10 - 000, код на входе сумматора 11 — 101000, код на входе преобразователя 13 — 101001, 5-й такт. U s = 2(U4" — Ugs) = 2(0-41) = -82, U ь < 0; Ug" = 2U4" = 0 и пятая цифра корня "О".

Регистр 9 — 110, регистр 10- 000, код на входе сумматора 11 — 101000, код на входе преобразователя 13 — 101001, 6-й такт. 0 в = 2(0ь "— U„g) = 2(0 — 41) = -82, 0 е < О, U "о = 2Ug" = 0 и шестая цифра корня "О".

Результат извлечения корня 0.101000.

Предлагаемое устройство по сравнению с известным позволяет формировать и считывать выходной код, соответствующий результату извлечения квадратного корня, не только в виде параллельного кода, образуемого на выходах регистров последовательного приближения в конце выполнения операции, но и в виде последовательного кода, очередная цифра которого определяется после каждого такта работы устройства, что расширяет область его применения.

Кроме того, для извлечения квадратного корня с и-разрядной точностью в известном устройстве в общем случае требуется

2 тактов (при U»< = Uon), а в предлагаеп/2+ мом устройстве — A тактов, что значительно повышает быстродействие выполнения операции, особенно при большой величине и, т.е. при высокой точности.

Формула изобретения

1. Устройство для извлечения квадратного корня из напряжения, содержащее компаратор, генератор опорной частоты, сумматор, выход которого соединен с цифровым входом преобразователя код — напряжение, аналоговый вход которого подключен к выходу источника опорного напряжения, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и расширения области применения устройства путем формирования результата вычисления квадратного корня в параллельном и последовательном коде одновременно, в него

5D

55 введены первый и второй блоки памяти, первый, второй и третий переключатели, блок вычитания, блок управления, первый и второй регистры последовательного приближения, причем вход устройства соединен с первым информационным входом первого переключателя, второй информационный вход которого подключен к информационному входу первого блока памяти и к первому входу компаратора, а выход первого переключателя соединен с информационным входом второго блока памяти, выходы первого и второго блоков памяти подключены соответственно к первому и второму информационным входам второго переключателя, выход которого соединен с первым входом блока вычитания, второй вход которого подключен к выходу третьего переключателя, а выход блока вычитания соединен с первым входом компаратора, второй вход которого подключен к общей шине устройства, а выход компаратора соединен с первым входом блока управления, первый выход которого подключен к информационным входам первого и второго регистров последовательного приближения и является выходом последовательного кода устройства, второй и третий выходы блока управления соединены с тактовыми входами соответстенно второго и первого регистров последовательного приближения, входы запуска которых объединены и подключены к шине внешнего запуска устройства, к управляющему входу первого переключателя и второму входу блока управления, i-й (где i = 1,2,...п/2, где n — разрядность сумматора) выход первого регистра последовательного приближения соединен с (21 — 1)-м входом первого слагаемого сумматора, 2i-й вход первого слагаемого которого подключен к i-му выходу второго регистра последовательного приближения, входы второго слагаемого сумматора соединены с общей шиной устройства, а вход переноса сумматора подключен к шине логической "1" устройства, выход преобразователя код — напряжение соединен с первым информационным входом третьего переключателя, второй вход которого подключен к общей шине устройства, входы первого слагаемого сумматора являются выходом параллельного кода устройства, четвертый, пятый и шестой выходы блока управления соединены соответственно с входами записи первого и второго блоков памяти и управляющим входом третьего переключателя, второй выход блока управления соединен с управляющим входом второго переключателя, третий и четвертый кходы блока управления подключены соот14

1721615

"П

Фиг.I .. ветственно к выходу генератора опорной частоты и к выходу "Конец преобразования" второго регистра последовательного приближения.

2. Устройство по п.1, о т л и ч а ю щ е е- 5 с я тем, что блок управления содержит первый, второй и третий D-триггеры, первый, второй, третий и четвертый. элементы И, первый, второй и третий элементы ИЛИ, первый, второй и третий элементы НЕ, при- 10 чем первый вход блока управления соединен с D-входом. первого D-триггера, вход обнуления которого объединен с тактовым входом второго О-триггера и соединен с вторым входом блока управления, выход второ- 15 го D-триггера подключен к первым входам первого, второго и третьего элементов И, вторые входы первого и второго элементов

И соединены с выходом первого элемента

НЕ, вход которого подключен к третьему 20 входу блока.управления, к первому входу четвертого элемента И и тактовому входу третьего О-триггера, 0-вход которого соединен с его инверсным выходом, с третьим входом первого элемента И и вторым вхо- 25 дом третьего элемента И, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, второй вход которого подключен к третьему входу второго элемента И и прямому выходу третьего О-триггера, вход обнуления первого D-триггера через второй элемент НЕ соединен с третьим входом четвертого элемента И и с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу первого элемента И, выход первого элемента НЕ соединен с тактовым входом первого О-триггера и через третий элемент

НЕ подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом первого D-триггера, 0-вход второго О-триггера подключен к шине логической "1" устройства, первый — шестой выходы блока управления соединены соответственно с выходом первого D-триггера, с прямым выходом третьего О-триггера, с выходом первого элемента ИЛИ, с выходом второго элемента И,с выходами второго и третьего элементов ИЛИ, вход обнуления второго D-триггера подключен к четвертому .входу блока управления.

1721615

2 ° Внх.

" Gyc

I7

Ь 19 ю 2I

I го

IS

40

2О

-IO

-29

-зс

4:т.3.

Составитель B. Мелентьев

Техред М,Моргентал Корректор М. Демчик

Редактор И. Шмакова

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 954 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5