Устройство для параллельного сложения чисел, представленных в двоичной знакоразрядной системе счисления

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах и устройствах, работающих в избыточной двоичной системе счисления с цифрами-1,6,1. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит в каждом разряде блок 1 анализа входных цифр, блок 2 формирования положительной суммы и отрицательного переноса и блок 3 формирования Окончательного результата. 2 з. п. ф-лы, 3 ил.2 табл.

, СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 7/49

9;О I (, gi

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

СПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4772255/24 (22) 22 12.89 (46) 15.04,92. Бюл. N. 14 (71) Курский политехнический институт (72) В. M. Довгаль, О. Ф. Корольков, Е. И

Леонов, Ф. А. Старков, Д. Н, Тютюнов и С

C. Шевелев (53) 681.325,5(088.8) (56) Авторское свидетельство СССР

М 1259247, кл, G 06 F 7/38, 1985.

Авторское свидетельство СССР

N 1238061, кл, G 06 Е7/49, 1984.

Авторское свидетельство СССР

М 1015371, кл. G 06 F 7/49, 1980, Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах и устройствах, работающих в избыточной двоичной системе счисления с цифрами -1, О, 1.

Известно устройство для параллельного алгебраического сложения чисел, представленных в двоичной знакоразрядной системе счисления, состоящее из двух преобразователей энакораэрядных кодов в аддитивную форму и N вычислительных блоков, каждый из которых содержит непол" ный и полный полусумматоры в двоичной знакоразрядной системе счисления (й— разрядность суммируемых чисел).

Недостатками этого устройства являют. ся его медленная работа, определяемая глубиной схемы (время срабатывания устройства — 14t, где с — задержка, одного логического элемента типа И-HE) и большие. Ж 1727120 А1 (54) УСТРОЙСТВО ДЛЯ ПАРАЛЛЕЛЬНОГО

СЛОЖЕНИЯ ЧИСЕЛ, ПРЕДСТАВЛЕННЫХ

В. ДВОИЧНОЙ ЗНАКОРАЗРЯДНОЙ СИСТЕМЕ СЧИСЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах и устройствах, работающих в избыточной. двоичной системе счисления с цифрами — 1, О, 1. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит в каждом разряде блок 1 анализа входных цифр, блок 2 формирования положительной суммы и отрицательного переноса и блок 3 формирования окончательного результата. 2 3, и. ф-лы, 3 ил, 2 табл. затраты оборудования на реализацию каждого разряда устройства.

Известно также устройство для сложения в двоичной избыточной знакоразрядной системе. счисления только положительных или только отрицательных чисел, имеющее высокое быстродействие и небольшие затраты оборудования.

Но это устройство работает только с последовательными кодами и на нем нельзя получать верные результаты при сложении операндов, имеющих в соседних двоичных разрядах 1 и -1.

Наиболее близким к предлагаемому является устройство, предназначенное для сложения и вычитания в избыточной двоичной знакоразрядной системе счисления, содержащее в каждом разряде блок формирования отрицательной суммы и положительного переноса, блок формирования положительной сум1727120

30

50 мы и отрицательного переноса, блок формирования окончательного результата, Недостатком этого устройства является большое количество оборудования, требуемого для его реализации.

Целью изобретения являешься сокращение аппаратурных затрат на выполнение операции суммирования знакоразрядных чисел.

Поставленная цель достигается тем, что в устройстве для параллельного сложения чисел, представленных в двоичной знакоразрядной системе счисления, содержащем в каждом разряде блок формирования положительной суммы и отрицательного переноса и блок формирования окончательного результата, причем выходы блока формирования окончательного результата каждого разряда устройства являются выходами данного разряда устройства, первый и второй входы блока формирования окончательного результата каждого разряда устройства соединены соответственно с первым выходом блока формирования положительной суммы и отрицательного переноса данного разряда устройства и со вторым выходом блока формирования положительной суммы и отрицательного переноса предыдущего разряда устройства, в каждом разряде содержится блок анализа входных цифр, причем входы положительных составляющих значений соответствующих разрядов первого и второго операндов устройства и входы отрицательных составляющих значений соответствующих разрядов первого и второго операндов устройства соединены соответственно со входами с первого по четвертый блока анализа входных цифр соответствующего разряда устройства, с первого по пятый выходы блока анализа входных цифр каждого разряда устройства соединены соответственно с пятым входом блока формирования положительной суммы и отрицательного переноса последующего разряда устройства и со входами с первого по четвертый блока формирования положительной суммы и отрицательного переноса данного разряда устройства.

Блок анализа входных цифр содержит с первого по третий элементы И-НЕ, элемент

И, первый и второй элементы ИЛИ-НЕ и элемент ИЛИ, причем первые входы первого элемента И-НЕ и элемента ИЛИ соединены с первым входом блока анализа входных цифр, второй вход которого соединен со вторыми входами первого элемента И и элемента ИЛИ, первые входы первого элемента ИЛИ-НЕ и второго элемента И-НЕ соединены с третьим входом блока анализа входных цифр, четвертый вход которого соединен со вторыми входами первого элемента ИЛИ-НЕ и второго элемента И-НЕ, выход элемента ИЛИ соединен с первыми входами третьего элемента И-НЕ, элемента

И и второго элемента ИЛИ-НЕ, выход первого элемента ИЛИ-НЕ соединен со вторыми входами третьего элемента И-НЕ, элемента И и второго элемента ИЛИ-НЕ, выходы третьего элемента И-Н Е, первого элемента И-НЕ, элемент И, второго элемента ИЛИ-НЕ и второго элемента И-НЕ являются соответственно с первого по пятый выходами блока анализа входных цифр.

Блок формирования положительной суммы и отрицательного переноса содержит элемент И, с первого по третий элементы ИЛИ, с первого по третий элементы

И-НЕ, причем первые входы с первого по третий элементов ИЛИ. первого и второго элементов И-НЕ соединены с пятым входом блока формирования положительной суммы и отрицательного переноса, выходы с первого по третий элементов ИЛИ соединены с соответствующими входами элемента ИНЕ, четвертый вход которого соединен с выходом первого элемента И-НЕ и с первым входом элемента И, второй вход которого соединен со вторыми входами второго элемента ИЛИ, первого элемента И-НЕ и.с четвертым входом блока формирования положительной суммы и отрицательного переноса, первый вход которого соединен со вторыми входами. первого элемента ИЛИ и второго элемента И-НЕ, третий вход которого соединен со вторым входом третьего элемента ИЛИ и со вторым входом блока формирования положительной суммы и отрицательного переноса, третий вход которого соединен с третьими входами третьего элемента ИЛИ и первого элемента И-НЕ, выход второго элемента И-НЕ соединен с пятым входом третьего элемента И-НЕ и с третьим входом элемента И. выходы третьего элемента И-НЕ и элемента И являются соответственно первым и вторым выходами блока формирования положительной суммы и отрицательного переноса.

На фиг. 1 изображена структурная схема одного разряда устройства; на фиг..2— схема блока анализа входных цифр; на фиг.

3 — схема блока формирования положительной суммы и отрицательного переноса.

УстройствО в каждом разряде содержит блок 1 анализа входных цифр, блок 2 формирования положительной суммы и отрицательного переноса и блок 3 формирования окончательного результата, выходы которо+ го соединены с шинами Si положительной и Si отрицательной составляющих данного разряда результата, а входы подключены к

1727120 первому выходу Zi блока 2 формирования положительной суммы и отрицательного пе. реноса данного и ко второму выходу Zi-1 блока 2 формирования положительной сум-, мы и отрицательного переноса предыдуще- 5 го разряда устройства. Входы блока 2 . формирования положительной суммы и отрицательного переноса соединены со вто+ " + сФ рым Xi ., третьим У>, четвертым Yi пятйм

Xi выходами блока анализа входных цифр 10

+ данного и первым выходом Р -1 предыдущего разряда устройства. Входы блока 1 анализа входных цифр подключены к шинам

Xi+, Yi+ положительных и шинам Х Yi отри. цательных составляющих данных разрядов 15 сооперандов.

Алгоритм работы устройства состоит в

+ + задании на входных шинах Х, Yi, Xi, Yi каждого разряда устройства знакоразрядных кодов сооперандов и получении 20 на его выходных шинах St и S по окончании переходных процессов в комби национных схемах значения соответствующего разряда суммы.

Кодирование знакоразрядных цифр 25 слагаемых и результата производится в соответствии с табл. 1.

Кодовая комбинация, когда одновременно принимают значение "1" положительная и отрицательная составляющие знакоразряд- 30 ной цифры, является запрещенной.

В блоке 1 анализа входных цифр каждого разряда устройства формируется унитарный код суммы поступающих по шинам Х, Yi+, Xi, Yi значений соответствующих раз- 35 рядов слагаемых и преобразуется к виду, необходимому для работы блока формирования положительной суммы и отрицательного переноса. Работу блока 1 поясняет табл. 2. ао

Выходы блока 1 формируются по следующим правилам:

Р =ф х =%

Yr = Y> 45

Y(=У

Х = Xi.

В блоке 2 формирования положительной суммы и отрицательного переноса производится вычисление положительной 50 составляющей Zi кода данного разряда.(положительной суммы) и отрицательной составляющей Zi кода последующего разряда (отрицательного переноса) результата, Работа блока 2 описывается следующими ло- 55 гическими выражениями:

2;:ХРВОЕ В,, В 1 SY ЬР., Ь1 ЧУ; Р11Г ЦJffl;.УР ) ж;йаЯ н,, вй;н,:аo;,s*:, б

Функция блока 3 формирования окончательного результата состоит в исключении на выходных шинах S+ и S- устройства запрещенной комбинации положительной. и отрицательной составляющих данного разряда результата. Работа блока 3 описывается следующими логическими выражениями:

S = Z 3Ъ-1

S = Zi+ VZ -1

Для построения одного разряда предлагаемого устройства необходимо 16 вентилей, что составляет 57 (от затрат оборудования на реализацию одного разряда прототипа, при этом быстродействие данного устройства остается равным быстродействию прототипа и равно 5t, Это позволяет говорить о возможности эффективного применения предлагаемого устройства в специализированных вычислительных устройствах, требующих высокой скорости суммирования чисел большой разрядности, Формула изобретения

1, Устройство для параллельного сложения чисел, представленных в двоичной знакоразрядной системе счисления, содержащее в каждом разряде блок формирования положительной суммы и отрицательного переноса и блок формирования окончательного результата, причем выходы. блока формирования окончательного результата каждого разряда устройства являются выходами данного разряда и устройства, первый и второй входы блока формирования окончательного результата каждого разряда устройства соединены соответственно с первым выходом блока формирования положительной суммы и отрицательного переноса данного разряда устройства и со вторым выходом блока формирования положительной суммы и отрицательного переноса предыдущего разряда устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, оно содержит в каждом разряде блок анализа входных цифр, причем входы положительных значений каждого разряда первого и второго операндов устройства и входы отрицательных значений каждого разряда первого и второго операндов устройства соединены соответственно со входами с первого по четвертый блока анализа входных цифр соответствующего разряда устройства, с первого по пятый выходы блока анализа входных цифр каждого разряда устройства соединены соответственно с пятым входом блока формирования положительной суммы и отрицательного переноса последующего разряда устройства и со входами с первого по четвертый блока форми" рования положительной суммы и

1727120

Отриц. составляющая (х„, „, s„) Цифра (х„, Y., s„) Положит. составляющая (х „, Y„s ) О

О

Таблица 2

Х„ YL Х„У„

Сумма Кол суммы Выход блока

О О О О

О 0 О

О О О 1.

1 О О О

1 1 О О

1 О О 1

О О 1 0

О 1 1 О

О О 1 1

0 О О О 1

О 1 О а О

О О О 1 1

О 1 0 О О

1 1 О О О

О О О 0 1

О О О 1 1

О О О 0 1

О О 1 1 1

О О

О 1

О -1

1 О

1 1

1 -1

-.1 0

-1 1

-1 -1

О

-1

2

О

-1

О

1 О О 1

1 1 О 1

1 0 1 1

1 1 О

О 1 О 1

1 О О 1

1 О 1 1

1 О О 1

1 О 1 О отрицательного переноса данного разряда устройства.

2. Устройство по и, 1, о т л и ч а ю щ е ес я тем, что блок анализа входных цифр содержит с первого по третий элементы ИНЕ, элемент И, первый и второй элементы

ИЛИ-НЕ и элемент ИЛИ, причем первые входы первого элемента И-НЕ и элемента

ИЛИ соединены с первым входом блока анализа входных цифр, второй вход которого соединен со вторыми входами первого элемента И и элемента ИЛИ, первые входы первого элемента ИЛИ-НЕ.и второго элемента И-НЕ соединены с третьим .входом блока анализа входных цифр, четвертый вход которого соединен со вторыми входами первого элемента ИЛИ-Н Е и второго weмента И-НЕ, выход элемента ИЛИ соединен с первыми входами третьего элемента ИНЕ, элемента И и второго элемента ИЛИНЕ, выход первого элемента ИЛИ-НЕ соединен со вторыми входами третьего элемента И-НЕ, элемента И и второго элемента

ИЛИ-НЕ, выходы третьего элемента И-НЕ, первого элемента И-НЕ, элемента И, второго элемента ИЛИ-НЕ и второго элемента

И-НЕ являются соответственно с первого по пятый выходами блока анализа входных цифр.

3. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что блок формирования положительной суммы и отрицательного переноса соТ держит элемент И; с первого по третий элементы ИЛИ и с первого по третий элементы

И-НЕ, причем первые входы первого, второго и третьего элементов ИЛИ, первого и

5 второго элементов И-НЕ соединены с пятым входом блока формирования положительной суммы и отрицательного переноса, выходы с первого по третий элементов ИЛИ соединены с соответствующими входами

10 третьего элемента И-Н Е, четвертый вход которого соединен с выходом первого элемента И-НЕ и с первым входом элемента И, второй вход которого соединен со вторыми входами второго элемента ИЛИ. первого

15 элемента И-НЕ и с четвертым входом блока формирования положительной суммы и отрицательного переноса, первый вход которого соединен со вторыми входами первого элемента ИЛИ и второго элемента И-НЕ, 20 третий вход которого соединен со вторым входом третьего элемента ИЛИ и со вторым входом блока формирования положительной суммы и отрицательного переноса, третий вход которого соединен с третьими

25 входами третьего элемента ИЛИ и первого элемента И-НЕ, выход второго элемента ИНЕ соединен с пятым входом третьего элемента И-НЕ и с третьим входом элемента И, выходы. третьего элемента И.Н Е и элемента

30 И являются соответственно первым и вторым выходами блока формирования положительной суммы и отрицательного переноса. а б л и ц а 1

1727120

2 с

Я г.3

Составитель Е.Леонов

Редактор Н,Каменская Техред М.Моргентал Корректор Т.Малец

Заказ 1279 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101