Суммирующее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов о Целью изобретения является расширение функциональных возможностей за счет суммирования по модулю. Суммирующее устройство содержит суммирующий блок 1, элемент И 2, счетчик 3, блок k памяти, регистр 5, первый и второй входы 6 и 7 синхронизации, установочный вход 8 и третий вход 9 синхронизации. 2 ил., 1 табл.

(19) () 1) СОКИ СОВЕТСНИХ

ОЯЮ М

РЕСПУБЛИН (д)5 G 06 F 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСтаЕННЫй НОМИТКТ

llO ИЗОБРЕТЕНИЯМ И QfHPblTHIM

IlPH ГКНТ СССР

1 (21) 4865375/24

:, (22) "7.06.90 (46) 23 02.92. Бюл. II 7 (71) Дагестанский политехнический институт (72) ФоНюВодину Шо ИеАоИсмаилов, О.Г.Кокаев и Н.А.Бодина . (53) 681 ° 325.5(088.8) (56) Авторское свидетельство СССР

Н 1062689 кл. С 06 F 7/50, 1983.

Авторское свидетельство СССР

М 1451681, кл. G 06 F 7/50, 1987.

2 (54) СУММИРУКЗЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано. в системах и устройствах, функционирующих в системе остаточных классов. Целью изобретения является расширение функциональных возможностей за счет суммирования по модулю.

Суммирующее устройство содержит суммирующий блок 1, элемент И 2, счет" чик 3, блок 4 памяти, регистр 5, первый и второй входы 6 и 7 синхронизации, установочный вход 8 и третий вход 9 синхронизации. 2 ил., I табл..1714586

Продолжение табл. 1

1 1 а о

Код на выхо- 50 де постоянного запоминающего блока 4

Код на ходе с чика 3

»»

О 0 О

О О

О 0 О 0 1 0

Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных ЭВИ.

Известно суммирующее устройство, содержащее ассоциативный запоминающий блок, постоянный запоминааций блок, элементы задержки и элементы И.

Однако это устройство не позволяет суммировать по модулю.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее входные регистры, блоки преобразования кода числа в двоичный код количества единиц, комбинационные суммвторы, вспомогательные сдвигающие регистры.

Устройство не позволяет суимировать по модулю. 20

Цель изобретения - расширение функциональных воэиожностей за счет воэиожно ти суимирования по модулю.

Поставленная цель достигается теи, что в устройство, содержащее сум-25 ми рующчй блок, ре гистр, в ведены weмент И, счетчик, постоянный запоминающий блок, причем выход суммирующего блока соединен с первым входом элемента И, второй вход которого сое- ЗО динен с входом счетчика и является тактовым входом устройства, а выход соединен с входои записи регистра, . выходы которого соединены с младшими входами постоянного запоминающего

35 блока и являются выходаии устройства, выходы счетчика coåäèíåíû со старшими входаии постоянного запоиинающего блока, выходы которого соединены с входами регистра.

На фиг. 1 показана структурная схема устройства; на фиг. 2 - временные диаграммы сигналов на тактовых шинах.

В таблице приведен пример зашивки постоянного запоминаацего блока для случая суммирования по модулю семь.

0 0 0 0 0 1

О 0 1 О 0 1 0

0 1 0 0 0 0 1

0 0 0 О 1 О 1

0 1 0 О 1 0 1 1 О

О 1 0 0 1.1 0 0 0

О 1 1 0 О 0 О О

0 1 1 0 О 1 0 1 0

0 1 1 . 0 1 0 О 1 1

0 1 1 а 1 1 1 0 0 а 1 1 1 0 0 1 0 1

0 1 1 1 0 1 1 1 0 о ! ! а о о а

Устройство содержит суммирующий блок 1, элемент И 2, счетчик 3, постоянный запоминающий блок 4, регистр

5, тактовые шины 6-8 суммирующего блока, тактовый вход 9 устройства.

Устройство работает следующим образом.

На входы 6-8 суммирующего блока подаются тактовые импульсы, необходииые для его нормального функциони рования, На вход 9 импульсы подаются со сдвигом относительно импульсов на входе 6 на время Т не меньшее, чем длительность переходных процессов формирования очередного бита суммы в суммирующем блоке.

В исходном состоянии счетчик и ре. гистр устройства сброшены. Во вход" ные регистры суммирующего блока записаны слагаемые, а остальные его регистра сброшены.

Через время Т на выходе суммирующего блока появится младший бит сум" мы исходных слагаемых. Если он равен единице, то импульс с входа 9 поступит через элемент И 2 на вход записи регистра 5 и в него запишется код

001 с выхода постоянного запоминаю-. щего блока 4. Значение счетчика 3 увеличится на единицу.

В постоянном запоминакщем блоке защита информация, равная по заданному модулю числу, находящемуся в ре6

1714586

Разрядность Р регистра 5 равна:.

Р = >osgj

Разрядность постоянного запоминающего блока равна (P+Q)x P ячеек.

Таким образом, после подачи на вход 9 N импульсов в регистре 5 будет находится сумма исходных слагаемых.по данному модулю И.

Иилуяьсы

Ни хе4У

1-0 24 иипум ампул.

4ьГ. 2

Составитель ф. Бодин Редактор Н. Химчук Техред C,Èèãóíoâà Корректор Н. Ревская

Заказ 693 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, W-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 гистре 5, у которого К-й разряд установлен в единицу, где К - значение счетчика.

Таким образом, если значение очередного бита суммы равно единице, то в регистр 5 записывается число, равйое по модулю весу этого бита плюс предыдущее значение регистра 5. Если текущий бит суммы равен нулю, то информация в регистре 5 не изменится.

Если обозначить количество разрядов суммы исходных слагаемых в двоичном коде через N, а значение модуля через М, то разрядность счетчика Q будет равна (1 = Гlog N 1, где f log Nl - целое число, не мень шее числа logzN, формула изобретения

Суммирующее устройство, содержащее суммирующий блок, первый и второй входы синхронизации и установочный вход которого соединены соответственно с первым и вторым входами синхронизации и установочным входом уст-ройства, и выходной регистр, о т л и1О чающее с я тем, что, с целью расширения функциональных возможностей за счет суммирования по модулю, в него введены блок памяти, счетчик, элемент И и третий вход синхронизации, причем выход суммирующего блока соединен с первым входам элемента И, второй вход которого соединен с третьим входом синхронизации устройства и со счетным входом счетчика, разрядные выходы которого соединены соответственно со старшими разрядами адресных входов блока памяти, разрядные выходы которого соединены соответственно с информационными входа25 ми выходного регистра, вход разрешения записи которого соединен с выходом элемента И, разрядные выходы выходного регистра соединены соответственно с младшими разрядами адресных входов блока памяти и являются выходом устройства.