Аналого-цифровой преобразователь напряжения в код системы остаточных классов

 

Изобретение относится к вычислительной технике и может быть использовано для сопряжения аналоговых датчиков с вычис1д лительными устройствами, функционирующими в СОК. Изобретение позволяет повысить надежность путем сокращения аппаратурных затрат. Это достигается тем, что в аналого-цифровой преобразователь напряжения в код системы остаточных классов .содержащий блок 9вычитания,аналогоцифровой преобразователь 10, п-1 сумматоров 16, п-1 регистраторов 17, введены источник 6 опорных напряжений, два элемента 2И, 2.1, 2.2, элемент 3 задержки, дешифратор 13, счетчик 4 тактовых импульсов , п-1 блоков 8 хранения констант, одновибратор 14, дифференцирующий элемент 12, п-1 мультиплексоров 15, аналоговый коммутатор, компаратор 11, блок5 выборки и запоминания, RS-триггер 1. 1 ил, (Л С i со ю Јь о

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 M 1/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1Я2 с(2

1Я rg с п

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4803582/24 (22) 20.03.90 (46) 07.05.92. Бюл. М 17 (72) О.Н.Фоменко, В,А,Краснобаев, Н.И.Швецов, В.М.Панков, А.А.Журавлев, А.А.Леваков и С.В.Иванов (53) 681.325 (088.8) (56) Авторское свидетельство СССР

N. 1005302, кл. Н 03 М 1/28, 1980.

Авторское свидетельство СССР

N1181141,,кл. Н 03 М 1/28, 1983. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД СИСТЕМЫ

ОСТАТОЧНЫХ КЛАССОВ (57) Изобретение относится к вычислительной технике и может быть использовано для сопряжения аналоговых датчиков с вычисЩ ,Р11

/7дгк

» Ж 1732470 А1 лительными устройствами, функционирующими в СОК. Изобретение позволяет повысить надежность путем сокращения аппаратурных затрат. Это достигается тем, что в аналого-цифровой преобразователь напряжения в код системы остаточных классов, содержащий блок 9 вычитания, аналогоцифровой преобразователь 10, n — 1 сумматоров 16, n — 1 регистраторов 17, введены источник 6 опорных напряжений, два элемента 2И, 2.1, 2.2, элемент 3 задержки, дешифратор 13, счетчик 4 тактовых импульсов, и-1 блоков 8 хранения констант, одновибратор 14, дифференцирующий элемент

12, и — 1 мультиплексоров 15, аналоговый коммутатор 7, компаратор 11, блок 5 выборки и запоминания, RS-триггер 1. 1 ил, 1732470

Изобретение относится к вычислительной технике и может быть использовано для сопряжения аналоговых датчиков с вычислительными устройствами, функционирующими в системе остаточных классов (СОК).

Известен преобразователь напряжения в код системы остаточных классов, содержащий число каналов преобразования по числу основания СОК, в каждом из которых содержатся последовательно соединенные устройства сравнения, управления, компенсации напряжения, блок коррекции.

Однако преобразователь имеет большие аппаратурные затраты и инструментальные ошибки.

Известно устройство для преобразования напряжения в код СОК, содержащее делители эталонного напряжения, компараторы, переключатели, группы элементов

ИЛИ, дешифратор, комбинационные схемы.

Однако устройство реализует принцип прямой дешифрации (считывания) и имеет большие аппаратурные затраты, Наиболее близким к предлагаемому по сущности технического решения является устройство, содержащее блок определения остатка по наибольшему основанию, содержащий последовательно соединенные первый аналого-цифровой преобразователь, цифроаналоговый преобразователь, блок вычитания, второй вход которого соединен с входом первого АЦП, второй АЦП, n — 1 канал определения остатков по остальным основаниям СОК, входы которых соединены с входом блока определения остатка по наибольшему основанию и с входом устройства, содержащий последовательно соединенные АЦП, сумматоры, шифраторы, блоки коррекции, состоящие из сумматоров по модулю, входы которых подключены к первым входам регистров и схем сравнения, выходы которых подключены к вторым входам регистров, источник опорных напряжений, Однако известное устройство обладает низкой надежностью вследствие больших аппаратурных затрат.

Цель изобретения.— повышение надежности путем сокращения аппаратурных затрат, Поставленная цель достигается тем, что в аналого-цифровой преобразователь напряжения в код СОК, содержащий блок вычитания, аналого-цифровой преобразователь, выход которого является первой выходной шиной, (n — 1) сумматоров по модулю соответствующего основания СОК, выходы которых соединены с соответствующими информационными входами (и — 1) регистров, выходы которых являются соответственно выходными шинами, введены

55 источники опорных напряжений, два элемента 2И, элемент задержки, дешифратор, счетчик тактовых импульсов, (и — 1) блоков хранения констант, одно вибратор, элемент дифференцирования, мультиплексор, аналоговый коммутатор, компаратор, блок выборки и запоминания, RSтриггер, S — вход которого является шиной запуска, а выход подключен к первому входу первого элемента 2И, второй вход которого является шиной тактовых импульсов, а выход подключен к первому входу второго элемента 2И и к входу элемента задержки, выход которого соединен с входом счетчика тактовых импульсов, выход которого подключен к управляющему информационному входу аналогового коммутатора, к входам (n — 1) блоков хранения констант и к входу дешифратора, выход последнего из которых подключен к входу одновибратора, выход которого подключен к управляющим входам (n — 1) мультиплексоров и к входу элемента дифференцирования, выход которого подключен к R-входу

RS-триггера, первый и второй выходы источника опорных напряжений подключены соответственно к первому и второму информационным входам аналогового коммутатора, третий информационный вход которого является входной шиной, выход которого подключен к первому входу блока вычитания, выход которого подключен к информационному входу блока выборки и запоминания и к входу компаратора, выход которого подключен к второму входу второго элемента 2И, выход которого подключен к тактовым входам (и — 1) регистров и к управляющему входу блока выборки и запоминания, выход которого подключен к второму входу блока вычитания и к входу аналого-цифрового преобразователя, выход которого подключен к первым информационным входам (n — 1) мультиплексоров, вторые информационные входы которых соответственно соединены с выходами (n — 1) блоков хранения констант, выходы (n — 1) мультиплексоров подключены соответственно к первым входам (n — 1) сумматоров по модулю соответствующего основания

СОК,вторые входы которых соединены с выходами соответствующих (n — 1) регистров.

Сущность изобретения заключается в повышении надежности путем сокращения аппаратурных затрат за счет применения метода квазипараллельного преобразования с пересчетом результата преобразования по одному "ведущему" основанию в остатки по остальным основаниям. При этом все ос1732470

20

40

55 татки приближаются к одному и тому же уровню с погрешностью по "ведущему" основанию. 370 достигается введением (и — 1) блоков хранения констант, (n — 1) мультиплексора, аналогового коммутатора, компаратора, блока выборки и запоминания, триггера, двух элементов 2И, элемента задержки, счетчика тактовых импульсов, одновибратора.

На чертеже представлена структурная схема аналого-цифрового преобразователя напряжения в код СОК.

Предлагаемый преобразователь содержит RS-триггер 1, элементы 2И, 2.1, 2.2, элемент 3 задержки, счетчик 4, блок 5 выборки и запоминания, источник 6 эталонных напряжений, аналоговый коммутатор 7, блоки

8.1 — 8.n — 1 хранения констант, блок 9 вычитания, АЦП 10, компаратор 11, дифференцирующую цепочку 12, дешифратор 13, одно вибратор 14, мул ьти плексоры 15.115.п — 1., сумматоры 16.1 — 16.п — 1 по модулю, регистры 17.1-17.n — 1, шину 18 подачи тактовых импульсов, выходные шины 19.1 — 19.n — 1 устройства, шину 20 "Пуск" устройства, В предлагаемом устройстве S-вход триггера 1 соединен с шиной 20 "Пуск" устройства. Выход RS-триггера 1 подключен к первому входу элемента 2.1, второй вход которого соединен с шиной 18 подачи тактовых импульсов, а выход подключен к первому входу элемента 2.2 и к входу элемента

3 задержки. Время задержки элемента 3 находится в пределах 0 t> < tn, где т — период следования тактовых импульсов.

Выход элемента 3 подключен к тактовому входу счетчика 4, модуль счета которого должен быть на единицу больше количества опорных напряжений преобразователя. Выход счетчика 4 подключен к входам группы блоков 8.1-8.п — 1 хранения констант и к информационному входу аналогового коммутатора 7. Все блоки

8;1-8.n — 1 каждому состоянию счетчика 4 ставят в однозначное соответствие код определенной, своей константы. Так, аналоговый коммутатор 7 по приходу каждого тактового импульса подключает эталонные напряжения Kiq с источника 6 опорных напряжений, удовлетворяющих сравнению 0=

„=.К;аоб Рь На выходе блоков 8.1 — 8.n — 1 выделяется остаток цифрового эквивалента опорного напряжения К q по соответствующему модулю. Так, если на выходе аналого; ваго коммутатора 7 присутствует эталонное напряжение Kiq, то на.выходе блока 8.j находится код К mod Pi, при этом j = 2,п.

Разрядность блока 8.j равна разрядности наибольшего остатка по модулю Р;. Блоки 8,1-8.n — 1 хранения констант могут быть выполнены на базе постоянных запоминающих чстоойств, дешифраторов и т.д. Дешифратор 13 выделяет m - е состояние счетчика 4, запуская одновибратор 14, который вырабатывает прямоугольный импульс положительной полярности, длительность импульса t> должна быть в пределах Tn < tn < 2Tn. Выход одновибратора 14 подключен к управляющим входам мультиплексоров 15.1-15.п-1 и к входу дифференцирующей цепочки 12. По заднемусрезу прямоугольного импульса одновибратора 14 дифференцирующей цепочкой 12 формируется импульс, который обнуляет триггер 1, поступая на его R-вход.

Выходы мультиплексоров 15.1-15.n — 1 до срабатывания одновибратора 14 подключены к вторым своим входам.

При подаче на управляющие входы мультиплексоров 15 положительного потенциала с выхода одновибратора 14 выходы мультиплексоров 15 подключаются к своим первым входам, т.е. к выходу аналого-цифрового преобразователя 10. Выходы источника 6 опорных напряжений подключены к входам аналогового коммутатора 7, выход которого подключен к первому входу блока

9 вычитания, выход которого подключен к блоку 5 выборки и запоминания и к компаратору 11, который переходит в единичное состояние при наличии на его входе Неотрицательного потенциала и обнуляется, если на его вход поступит напряжение отрицательное. Выход компаратора 11 подключен к первому входу элемента 2.2, который управляет прохождением тактовых импульсов: если на первом входе элемента 2.2 присутствует потенциал логического нуля, то тактовые импульсы не проходят на его выход, и наоборот. Выход элемента 2.2 подключен к тактовым входам группы регистров 17.1-17.п-1 и к управляющему входу блока 5 выборки и запоминания, выход которого подключен к входу АЦП 10 и к второму входу блока 9 вычитания. АЦП 10 выполнен малоразрядным, лишь для преобразования остаточного напряжения блока 5 в его цифровой эквивалент а1 . Выходы мультиплексоров 15 подключены к первым входам соответствующих сумматоров 16 по модулю, выходы которых подключены к входам соответствующих регистров 17, выходы которых подключены к выходным шинам

19,2 — 19 и-1 устройства.

Предлагаемый преобразователь использует следующий принцип работы, Цифровой эквивалент А преобразуемого напряжения U p в СОК с основаниями (Pi), i = 1,п может быть представлен остатками (а, ) в виде А = (a>, а,..., а ), где и—

1732470 количество оснований Pi СОК, которые должны удовлетворять условию попарной простоты и упорядоченности по величине (основание P — наименьшее), а их произведение Ф вЂ” диапазону изменения цифровых 5 эквивалентов преобразуемых напряжений.

С другой стороны

10 (2) О-K mod Р1; (3) a>Amod Р ;

Upp = g aj К1р +a> с +О, (1)

)=1 где q — шаг квантования

Π— ошибка преобразования а, j, {О, 1) — в зависимости от факта вхождения константы в выражение (1);

m — количество констант преобразования.

Так, для случая половинного разбиения (разрядного уравновешивания)

К1= Р1; (4)

К = 2К -1; (5)

j =2,m; (6) т = (log —, logo — = Ь, (7)

Ф Ф

Р Р1 где (Ь) — ближайшее к b целое, не меньшее

Ь.

Тогда представляется возможным в процессе нахождения остатка а от числа А по модулю Р1 решать задачу вычисления остальных остатков аг... ап . Покажем это на примере. Пусть P1 = 2, Рг = 3, Рз = 5, Ф=

2 3 5 = 30, А = 21. Множество констант согласно формул (2, 3, 5, 6)

{Kj}=16,8, 4,2;

{K mod P1}= О, О, О, О;

{K mod Рг} = 1, 2, 11, 2;

{K mod Рз} = 1, 3, 4, 2.

Используя соотношения (1)-(7), определим остатки { а; }. Для этого проверим разность выбираемого числа А и старшего коэффициента К1 = 16. Если разность числа и константы будет неотрицательной, то коэффициенту а> присваивают значение 1 и фиксируют полученный результат, от которого впоследствии будут вычитаться известные константы в порядке уменьшения их величины А = А — а К = 21 — 16 = 5 > О (фиксируют). Если же такая разность даст отрицательный результат, то вычитаемая константа пропускается, так как Аг = А — аг

Кг = 5. Следовательно, 5 необходимо пропустить, Выбираем константу Кз = 4, Аз = Аг — аз х

=хКз = 5 — 1 4 = О 1 (фиксируем). К4 = 2;

А4 = Аз — а4 К = 1 — О 2 = 1(пропускаем).

На этом процесс преобразования завершен. Одновременно с вычитанием )-й константы в сумматорах по модулю Рь = 2,п происходит суммирование остатков этой константы по соответствующим основаниям аг = (Kmod Рг+ Кзвоб Рз+а1) х х mod Рз = (1 + 4 + 1)mod5 = О.

Проверка

a> = 21mod2 = 1; а - 21mod3 = 0; аз а 21mod5 = 1, Процесс поеобоазования завершен, при этом конечная цель преобразования достигнута, число А в СОК представлено своими остатками А = 21 = (1, О, 1) по основанию {Р } = 2, 3, 5.

Преобразователь работает следующим образом.

В исходном состоянии RS-триггер 1, регистры 17 и счетчик 4 обнулены. Нулевое состояние счетчика 4 обеспечивает подключение аналоговым коммутатором 7 опорного напряжения K q с источником 6 опорных напряжений к первому входу блока 9 вычитания, а из блоков 8 хранения констант— считывание кодов K1mod Р, где j = 2,п. Выход триггера 1 блокирует прохождение тактовых импульсов через элемент 2.1.

Потенциал логического нуля с выхода дешифратора 13 и, следовательно, одновибратора 14, обеспечивает подключение мультиплексорами 15 выходов блоков 8 хранения констант к первым входам соответствующих сумматоров 16 по модулю. В блок 5 выборки и запоминания записана величина преобразуемого напряжения.

С приходом запускающего импульса по шине 20 RS-триггер 1 переходит в единичное состояние и, таким образом, обеспечивает поступление тактовых импульсов в преобразователь. Знак разности Опр — K>q напряжений определяет потенциал на выходе блока 9 вычитания, Если разностное напряжение положительно, то с выхода компаратора 11 на первый вход элемента 2,2 поступает разрешающий потенциал, что обеспечивает прохождение тактового импульса на управляющий вход блока 5 выборки и запоминания и на тактовые входы регистров 17, и, следовательно, осуществляется в них запись результатов суммирования по модулю. В случае, когда разность

1732470

10 отрицательна, уровень логического нуля с выхода компаратора 11 блокирует прохождение.тактового импульса через элемент

2.2.

Через время задержки t3 тактовый импульс поступает на тактовый вход счетчика

4, который изменит свое состояние и обеспечит выборку эталонного напряжения, кодов (Kzmod Р1} из соответствующего блока 8 хранения констант, Далее процесс преобразования происходит аналогично, пока по m-му импульсу не будет использовано последнее опорное напряжение KmQ и его остаточные представления по остальным, кроме первого, модулям. При этом в блоке 5 выборки и запоминания находится разностное напряжение, которое, проходя через

АЦП 10, поступает на выходную шину 19.1 в виде кода а1 А mod Р1.После m-ro импульса на выходе блоков 8 хранения констант будет присутствовать нулевой код, кроме того, на выходе дешифратора 13 появится потенциал логической единицы, запустится одновибратор 14, единичный потенциал с выхода которого посредством мультиплексоров 15 подключит выход АЦП 10 к первым входам сумматоров 16 по модулю, при этом на выходах их формируются истинные значения a> — an и (m+ 1)-й импульс запишет их в регистры 17. До прихода (m + 2)-го импульса одновибратор 14 перейдет в нулевое состояние, а на выходе дифференцирующей цепочки 12 сформируется импульс, который переведет RS-триггер 1 в нулевое состояние по его R-входу. Это блокирует дальнейшее прохождение тактовых импульсов через элемент 2И 2.1. Процесс преобразования на этом заканчивается.

Техническое преимущество предлагаемого преобразователя по сравнению с известным заключается в повышении надежности путем сокращения аппаратурных затрат. Сравнительный анализ аппаратур ных затрат предлагаемого и известного преобразователей приведены в таблице, Как видно из таблицы, аппаратурные затраты предлагаемого устройства более чем вдвое меньше, чем у известного. Кроме того, у предлагаемого устройства методические ошибки существенно меньше, чем у известного, так как приближение идет к одному уровню в одном канале, а не независимо, Аналоговая часть, в основном определяющая надежности АЦП, у предлагаемого устройства в и раз меньше.

Экономический эффект от использования изобретения заключается в существенном удешевлении устройства сопряжения.

СЦВМ СОК, в удешевлении аппаратуры об10

55 наружения и исправлении ошибок за счет повышения достоверности результатов преобразования.

Формула изобретения

Аналого-цифровой преобразователь напряжения в код системы остатрчных классов, содержащий блок вычитания, аналого-цифровой преобразователь, вйход которого является первой выходной шиной; и — 1 сумматоров по модулю соответствующего основания системы остаточных классов, выходы которых соединены с соответствующими .информационными, входами и-1 регистров, выходы которых являются соответственно и — 1 выходными шинами, о т л ич а ю шийся тем, что, с целыб повышения надежности путем сокращения аппаратурных затрат, в него введены источник опорных напряжений, два элемента 2И, элемент задержки, дешифратор, счетчик тактовых импульсов, п — 1 блоков хранения констант, одновибратор, элемент дифференцирования, и — 1 мультиплексоров, аналоговый коммутатор, компаратор, блок выборки и запоминания, RS-триггер, S-вход которого является шиной запуска, а выход подключен к первому входу первого элемента 2И, второй вход которого является шиной тактовых импульсов, а выход подключен к первому входу второго элемента 2И и к входу элемента задержки, выход которого соединен с входом счетчика тактовых импульсов, выход которого подключен к управляющему входу аналогового коммутатора, к входам и — 1 блоков хранения констант и к входу дешифратора, выход последнего из которых подключен к входу одновибратора, выход которого подключен к управляющим входам п — 1 мультиплексоров и к входу элемента дифференцирования, выход которого подключен к R-входу Rs-триггера, первый и второй выходы источника опорных напряжений подключены соответственно к первому и второму информационным входам аналогового коммутатора, третий информационный вход которого является входной шиной, выход аналогового коммутатора подключен к первому входу блока вычитания, выход которого подключен к информационному входу блока выборки и запоминания и к входу компаратора„выход которого подключен к второму входу второго элемента 2И, выход которого подключен к тактовым входам и-1 регистров и к управляющему входу блока выборки и. запоминания, выход которого подключен к второму входу блока вычитания и к входу аналого-цифрового преобразователя, выход которого подключен к

1732470

12 первым информационным входам n — 1 мультиплексоров, вторые информационные входы которых соответственно соединены с выходами и-1 блоков хранения констант, выходы и-1 мультиплексоров подключены

Соотношение

Известное устройство

Предлагаемое устройство

Блок вычитания 9

ИОН (АЦП 10,6 ЦАП 11)

Второй АЦП 10

Регистры 16

Схема сравнения 15

Шифраторы 8

Нет

АЦП 6

Сумматоры 7

Первый АЦП 10, ЦАП 11

15

25

35

Составитель В.Краснобаев

Техред M.Ìîðãåíòàë Корректор Н.Кравцова

Редактор В.Данко

Заказ 1590 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.; 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Блок 9 вычитания

Источник 6 опорных напряжений

АЦП 10

Сумматоры 16.1 — 16. — 1

Регистры 17

Мультиплексоры 15, блоки 1,2,3,4,12,13,14

БХК 8

Аналоговый коммутатор 7

Нет

Нет

Нет соответственно к первым входам п-1 сумматоров по модулю соответствующего основания системы остаточных классов, вторые входы которых соединены с выходами соот5 ветствующих и-1 регистров.