Устройство для моделирования систем связи

 

Изобретение относится к цифровой вычислительной технике связи и может быть использовано для моделирования систем связи, вычислительных систем, систем передачи данных, в которых решение о правильности переданного сообщения принимается на приемной стороне. Цель изобретения - расширение области применения за счет моделирования режимов передачи сообщений Р. системах с решающей обратной связью ч прямом канале передачи данных. Устройство содержит генератор случайной последовательности импульсов, счетчик, семь элементов И, пять триггеров, генератор случайного числа, шесть элементов ИЛИ, два регистра памяти, блок элементов И, блок элементов НЕ, блок генераторов случайных импульсов отказов, два блока сравнения, генератор тактовых импульсов, коммутатор, блок памяти, блок элементов ИЛИ, три элемента задержки, элемент НЕ, генератор случайных импульсов отказов, блок счетчиков, демультиплексор. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 15/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4805198/24 (22) 23.03.90 (46) 15,06.92. Бюл. № 22 (72) А.С. Бурый, О.Б. Касаев и М,Ю. Попов (53) 681.333(088.8) (56) Авторское свидетельство СССР

¹ 1150629, кл. G 06 F 15/20, 1983.

Авторское свидетельство СССР

¹ 1365093, кл. G 06 F 15/20, 1988. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ

СИСТЕМ СВЯЗИ (57) Изобретение относится к цифровой вычислительной технике связи и может быть использовано для моделирования систем связи, вычислительных систем, систем передачи данных, в которых решение о правильности переданного сообщения

Изобретение относится к цифровой вычислительной технике и к технике связи и может быть использовано для моделирования систем связи, вычислительных систем, систем передачи данных, в которых решение о правильности переданного сообщения принимается на приемной стороне.

Известно устройство для моделирования систем связи, содержащее счетчик, коммутаторы, регистры памяти, регистр максимального числа, регистр минимального числа, схему сравнения, генератор случайного потока импульсов помех.

Недостатком известного устройства является то, что не производится проверка кодов передаваемых сообщений на принадлежность заданному классу сообщений, а также не обеспечивается повторная передача сообщений в случаях обнаружения ошибок в прямом канале и ошибок, связанных с вли„„ Ж „„1741 148 А1 принимается на приемной стороне. Цель изобретения — расширение области применения за счет моделирования режимов передачи сообщений в системах с решающей обратной связью в прямом канале передачи данных. Устройстзо содержит генератор случайной последовательности импульсов, счетчик, семь элементов И, пять триггеров, генератор случайного числа, шесть элементов ИЛИ, два регистра памяти, блок элементов И, блок элементов НЕ, блок генераторов случайных импульсов отказов, два блока сравнения, генератор тактовых импульсов, коммутатор, блок памяти, блок элементов

ИЛИ, три элемента задержки, элемент НЕ, генератор случайных импульсов отказов, блок счетчиков, демультиплексор. 2 ил, янием помех в обратном канале связи, и подсчет статистики для дальнейшего определения вероятностных характеристик моделируемой системы.

Наиболее близким по технической сущности к предлагаемому является выбранное в качестве прототипа устройство для моделирования систем связи, содержащее генератор импульсов сообщений, выход которого подключен к счетному входу счетчика переданных сообщений и управляющему входу первого коммутатора, генератор случайного потока импульсов помех. выход которого подключен к управляющему входу второго коммутатора, первый и второй регистры памяти, регистр максимального числа, регистр минимального числа, первую схему сравнения, выход равенства которой подключен к счетному входу счетчика неискаженных сообщений, счетчик сообщений, 1741148

45

55 удовлетворяющих критерию проверки, установочные входы всех счетчиков обьединены и являются установочным входом устройства, разрядные входы первого регистра памяти (РП) являются информационным входом устройства, разрядные выходы первого РП подключены соответственно к информационным входам первого коммутатора и входам первой группы первой схемы сравнения, входы второй группы которой соединены соответственно с разрядными выходами второго РП, датчик случайного числа (ДСЧ), вторую и третью схемы сравнения, блок элементов ИЛИ и элемент И, причем выходы первого и второго коммутаторов соединены соответственно с входами блока элементов ИЛИ, выход которого соединен соответственно с разрядными входами второго РП, разрядньie выходы регистра максимального числа соединены соответственно с входами первой группы второй схемы сравнения, а разрядные выходы регистра минимально числа подключены соответственно; к входам первой группы третьей схемы сравнения, входы второй группы второй и третьей схем сравнения подключены соответственно к разрядным выходам второго РП, выход "Меньше" второй схемы сравнения подключен к первому входу элемента И, второй вход которого соединен с выходом "Больше" третьей схемы сравнения, выход элемента И подключен к счетному входу счетчика сообщений, удовлетворяющих критерию проверки, а разрядные выходы ДСЧ соединены соответственно с информационными входами второго коммутатора.

Недостатком известного устройства является то, что не моделируется работа системы связи при обнару>киваемых и необнаруживаемых ошибках в прямом канале передачи сообщений, когда возмо>кна трансформация сообщения Ai в А, принадлежащее заданному классу сообщений, потере данных, ложное повторение данных.

Цель изобретения — расширение области применения за счет моделирования режимов передачи сообщений в системах с решающей обратной связью в прямом канале передачи данных.

Данная цель достигается тем, что в устройство для моделирования систем связи, содержащее генератор случайной последовательности импульсов, счетчик, генератор случайного числа, блок элементов ИЛИ, два регистра памяти, два блока сравнения, первый элемент И, генератор случайных импульсов отказов, причем выход генератора случайной последовательности импульсов соединен со счетным входом счетчика, груп5

35 па выходов первого регистра памяти подключена к первым группам входов первого и второго блоков сравнения, выход второго блока сравнения соединен с первым входом первого элемента И, введен ы элемент НЕ, блок элементов НЕ, блок генераторов случайных импульсов отказов, коммутатор, генератор тактовых импульсов, блок памяти, демультиплексор, первый, второй, третий элементы задержки, блок элементов И, с первого по шестой элементы ИЛИ, с первого по пятый триггеры, с второго по седьмой элементы И, блок счетчиков, причем выход генератора случайной последовательности импульсов соединен с первым входом второго элемента И, выход которого подключен к входу запуска генератора случайного числа, группа выходов которого соединена с группой информационных входов второго регистра памяти, группа выходов которого подключена к второй группе соответствующих входов первого блока сравнения и к первой группе соответствующих входов блока элементов И, группа выходов которого подключена к группе соответствующих информационных входов первого регистра памяти, вход обнуления которого, а также вход обнуления второго регистра памяти подключены к выходу первого элемента

ИЛИ и нулевому входу первого триггера, инверсный выход которого соединен с вторым входом второго элемента И, а единичный вход первого триггера подключен к выходу второго элемента ИЛИ, группа входов которого соединена с группой соответствующих выходов генератора случайного числа, выход второго элемента ИЛИ подключен к первому входу третьего элемента

ИЛИ, выход которого соединен с входом записи первого регистра памяти, с входом запуска генератора тактовых импульсов, с нулевым входом второго триггера и через первый элемент задержки — с первым входом третьего элемента И, вход записи второго регистра памяти подключен к выходу второго элемента ИЛИ, группа входов блока генераторов случайных импульсов отказов через блок элементов НЕ соединена с второй группой входов блока элементов И, выход первого бюлока сравнения подключен к второму входу третьего элемента И, выход которого соединен с единичным входом третьего триггера, прямой выход которого подключен к управляющему входу демультиплексора, первый и второй выходы которого соединены соответственно с вторым и третьим входами третьего элемента ИЛИ, третий и четвертый выходы демультиплексора подключены соответственно к первому и второму входам первого элемента ИЛИ, 1741148

50

55 выходы с первого по четвертый демультиплексора соединены с соответствующими входами четвертого элемента ИЛИ, выход которого подключен к нулевому входу четвертого триггера, прямой выход которого соединен с первым входом четвертого элемента И, выход которого подключен к первому информационному входу демультиплексора, выход второго блока сравнения соединен с единичными входами второго и четвертого триггеров и через второй элемент задержки — с вторым входом четвертого элемента И, инверсный выход второго триггера соединен с первым входом пятого элемента И, выход которого подключен к входу "Останов" генератора тактовых импульсов, входу установки в "0" коммутатора, к единичному входу пятого триггера, через третий элемент задержки — к первому входу шестого элемента И, к первому входу седьмого элемента И, выход которого соединен с первым входом пятого элемента

ИЛИ, выход которого подключен к нулевому входу пятого триггера, выход которого соединен с вторым входом шестого элемента И, выход которого соединен с вторым входом пятого элемента ИЛИ, выход генератора тактовых импульсов подключен к управляющему входу блока памяти, группа выходов которого соединена с группой соответствующих входов блока элементов ИЛИ, группа выходов которого подключена к второй группе соответствующих входов второй схемы сравнения, выход генератора тактовых импульсов соединен с управляющим входом коммутатора, первый выход которого подключен к второму входу пятого элемента

И, а группа выходов, начиная с второго, соединена с группой соответствующих информационных входов блока памяти, выход генератора случайных импульсов отказов через элемент НЕ подключен к вторым входам первого и седьмого элементов И, выход первого элемента И соединен с вторым информационным входом демультиплексора, второй и четвертый выходы которого подключены соответственно к первому и второму входам шестого элемента ИЛИ, выход которого соединен с нулевым входом третьего триггера, первый, второй, третий, четвертый, пятый, шестой входы блока счетчиков соединены соответственно с третьим, первым выходами демультиплексора, выходом седьмого элемента И, выходом шестого элемента И, четвертым, вторым выходами демул ьтиплексора, выход седьмого элемента И подключен к четвертому входу третьего элемента ИЛИ, третьему входу шестого элемента ИЛИ, четвертый вход которого соединен с выходом шестого

40 элемента И, третьим входом первого элемента ИЛИ.

На фиг. 1 представлена функциональная схема устройства для моделирования систем связи; на фиг. 2 — схема демультиплексора, Устройство для моделирования систем связи (фиг. 1) содержит генератор 1 случайной последовательности импульсов, счетчик 2, второй элемент И 3, первый триггер

4, генератор 5 случайного числа, первый 6, второй 7, третий 8 элементы ИЛИ, второй 9, первый 13 регистры памяти, блок 10 элементов И, блок 11 элементов НЕ, блок 12 генераторов случайных импульсов отказов, первый блок 14 сравнения, третий 15, четвертый 16 элементы И, генератор 17 тактовых импульсов, коммутатор 18, блок 19 памяти, блок 20 элементов ИЛИ, второй блок 21 сравнения, второй 22, четвертый 23, пятый 24 триггеры, пятый элемент И 25, четвертый 26, пятый 27, элементы ИЛИ, первый 28, второй 29, третий 30 элементы задержки, первый 31, шестой 32, седьмой

33 элементы И, элемент НЕ 34, генератор 35 случайных импульсов отказов, блок 36 счетчиков, третий триггер 37, демультиплексор

38, шестой элемент ИЛИ 39.

Демультиплексор 38 (фиг. 2) представляет собой объединение двух демультиплексоров с общим управляющим входом (с прямого выхода триггера 37).

Блоки 14 и 21 могут быть выполнены на микросхемах (МКС) К 555 СП 1 (цифровой компаратор) с задействованием одного из трех выходов МКС.

Блок 36 объединяет шесть однотипных счетчиков, которые в начальный момент обнулены.

Генераторы блока 12 и генератор 35 являются генераторами случайной последовател ь ности им п ул ьсов.

Выход генератора 1 соединен с входом счетчика 2, а через элемент И 3 — с входом генератора 5, выходы которого подключены к входам элемента ИЛИ 7, информационным входам регистра 9, вход "Запись" которого соединен с единичным входом триггера 4, выходом элемента ИЛИ 7, первым входом элемента ИЛИ 8, а вход обнуления — с входом обнуления регистра 13, выходом элемента ИЛИ 6. Выходы регистра

9 соединены с второй группой входов блока

14, а через бюлок 10 — с информационными входами. регистра 13, вход записи которого подключен к выходу элемента ИЛИ 8, входу запуска генератора 17, входу "0" триггера

22, а выходы — к первым группам входов блока 21 и блока 14, выход которого через элемент ИЛИ 15 соединен с входом "1" триг1741148

10

20

35

55 гера 37, прямой выход которого подключен к управляющему входу демультиплексора

38, а вход "0" — к выходу элемента ИЛИ 39, первый, второй, третий, четвертый входы которого соединены соответственно с вторым, четвертым выходами ДМ 38, выходами элементов И 33, 32. Первый, второй выходы

ДМ 38 через элемент ИЛИ 8, элемент 28 задержки соединены с вторым входом элемента И 15, а третий, четвертый выходы ДМ

38 через элемент ИЛИ 6, триггер 4 — с разрешающим входом элемента И 3. Выходы блока 12 через блок 11 подключены к соответствующим входам блока 10, Выход генератора 17 соединен с управляющими входами коммутатора 18 и блока 19, выходы которого через блок 20 подключены к второй группе входов блока 21, выход которого через триггер 22 соединен с разрешающим входом элемента И 25, через триггер 23 — с разрешающим входом элемента И 16, через элемент 29 задержки, элемент И 16 — с первым информационным входом ДМ 38, второй информационный вход которого подключен к выходу элемента И 31, а выходы через элемент ИЛИ 26 — к входу "0" триггера 23. Группа выходов, начиная с второго, коммутатора 18 соединена с группой соответствующих информационных входов блока.19, а первый выход через элемент И

25 соединен с входом "Останов" генератора

17, входом установки в "0" коммутатора 18, с единичным входом триггера 24, через элемент 30 задержки, элемент И 32 — c четвертым входом блока 36 и третьим входом элемента ИЛИ 6, через элемент И 33 — с третьим входом блока 36, четвертым входом элемента ИЛИ 8, первым входом элемента

ИЛИ 27, выход которого через вход "0", п рямой выход триггера 24 подключен к второму входу элемента И 32, выход которого соединен с вторым входом элемента ИЛИ 27. Выход генератора 35 через элемент НЕ 34 подключен к вторым входам элементов И 33 и 31, Первый, второй, третий, четвертый выходы ДМ 38 также соединены соответственно с вторым, шестым, пятым и первым входами блока 36, Устройство моделирует систему связи с решающей обратной связью с неограниченным повторением передаваемых сообщений, причем учитываются возможные исходы в прямом канале, в котором передается кодовый сигнал, и в обратном канале, осуществляющем передачу квитанций "Да" или "Нет". Рассматриваются шесть исходов:

1) правильный прием в прямом и обратном каналах; 2) правильный прием в прямом канале, а в обратном канале — трансформация квитанции "Да" и в "Нет" (ложное повторение), 3) в прямом канале ошибка обнаружена и в обратном канале передается квитанция "Нет"; 4) в прямом канале ошибка обнаружена, а в обратном квитанция "Нет" трансформируется в "Да" (пропуск сообщения); 5) в прямом канале ошибка не обнаружена и передается квитанция "Да" (трансформация сообщения); 6) в прямом канале ошибка не обнаружена, а в обратном квитанция "Да" трансформировалась в

"Нет" (прием ложного сообщения).

Устройство работает следующим образом, В начальный момент времени все счетчики и триггеры — в состоянии "0"., Генератор 1 случайной последовательности импульсов имитирует факт формирования сообщения для передачи по прямому каналу связи. Эти ймпульсы подсчитываются в счетчике 2, который перед началом работы

"обнулен", а также поступают через элемент

И 3 на вход запуска генератора 5 случайного числа, на выходе которого вырабатывается ненулевая кодовая комбинация, которая через входы, выход элемента ИЛИ 7 устанавливает в "1" триггер 4, который в начальный момент времени был в состоянии "0", после чего на его инверсном выходе появляется сигнал низкого уровня, и элемент И 3 закрывается. Сигнал с выхода элемента ИЛИ 7 является сигналом записи регистра 9, после чего сигнал с выходов генератора 5 записывается в регистре 9, с входов которого через первую группу входов блока 10 элементов И вЂ” в регистр 13 по сигналу "Записи", поступающему в регистр 13 через элемент ИЛИ 8.

Вторая группа входов блока 10 подключена к выходам блока 11 элементов НЕ, входы которого соединены с выходами блока 12 случайных импульсов отказов; появление импульса на любом из его выходов соответствует действию помехи в прямом канале связи. Таким образом, в регистре 13 записывается .кодовая комбинация, которая сравнивается в блоке 14 сравнения с передаваемым сообщением, зафиксированным в регистре 9. Если кодовые комбинации неравны, то на выходе блока 14 вырабатывается импульс, который действует на первый вход элемента И 15, второй вход которого соединен с выходом элемента ИЛИ 8 через элемент 28 задержки, необходимого для согласования срабатывания обеих групп входов блока 14, Выходы регистра 13 также соединены с первой группой входов блока 21 сравнения, в котором сравнивается принятая комбинация с разрешенными кодовыми комбинаци.ями, хранимыми в блоке 29 памяти, откуда они считываются под действием на инфор1741148

10 мационные входы импульсов с выходов коммутатора 18. Сигнал с выхода элемента ИЛИ

8 запускает генератор 17 тактовых импульсов, с выхода которого импульсы обеспечивают последовательное появление сигнала 5 на группе выходов коммутатора 18. При правильной передаче сообщения в прямом канале на выходе блока 21 в какой-то i-й момент(=1,n) времени вырабатываешься импульс, который установит в "1" триггеры 22 10 и.23, первый из которых "запирает" элемент

И 25, а второй открывает элемент И 16.

Импульс с выхода блока 21 имитирует передачу квитанции "Да", которая должна обес-. печить передачу следующего сообщения. 15

Сигнал "Да" через элемент И 31, второй информационный вход демультиплексора

38, его третий выход, ИЛИ 6 сбрасывает в

"0" триггер 4, после чего устройство моделирует передачу следующего сообщения. С 20 выхода элемента ИЛИ 6 сигнал одновременно устанавливает в "0" регистры 9 и 13. С третьго выхода ДМ 38 сигнал также поступает на первый вход блока 36 счетчиков, где подсчитывается число переданных квитан- 25 ций "Да", а через элемент ИЛИ 26 — на вход

"0" триггера 23, после чего элемент И 16 запирается, и после задержки в элементе 29 импульс через элемент И 16 не пройдет, Однако при срабатывании генератора 25 30 случайных импульсов, имитирующего отказы в обратном канале, импульс через элемент И 31 не проходит, поэтому сработает элемент И 16, что соответствует ситуации трансформации квинтанции "Да" в "Нет".

Импульс с выхода элемента И 16 через первые вход и выход ДМ 38 поступает на второй вход блока .36, где подсчитывается число исходов — ложное повторение, а также через элемент ИЛИ 8 на вход записи регистра 13, обеспечивая запись сообщения в него в условиях возможного влияния помех в прямом канале. Таким образом, имитируется повторная передача сообщения, Поступление разрешенных кодовых комбинаций на вторую группу входов блока

21 осуществляется через блок 20 элементов

ИЛИ, входы которого подключены соответствующим выходам блока 19 памяти, съем данных с которого производится поддействием сигнала с выхода генератора 17 на его управляющий вход.

Ситуация, когда в прямом канале обнаруживается ошибка, воспроизводится появлением импульса на выходе элемента И 25, так как триггер 22 остается в состоянии "0", и с первого выхода коммутатора 18 импульс через элемент И 25 останавливает генерацию в генераторе 17, устанавливает в "0" коммутатор 18, перебрасывает в "1" триггер

24 и поступает на входы элемента И 33 и элемента 30 задержки, где имитируется передача квитанции "Нет". Если сигнал на выходе элемента И 33 выработался, то это означает, что квитанция "Нет" по обратному каналу передана успешно, этот импульс одновременно поступает на третий вход блока

36 для подсчета, через элемент ИЛИ 27 устанавливает в "0" триггер 24, через элемент

ИЛИ 39 — триггер 37, а через элемент ИЛИ

8 производит перезапись сообщения в регистр 13, имитируя этим повторную передачу сообщения. Если же в обратном канале квитанция "Нет" трансформировалась в

"Да", то импульс через элемент И 33 не проходит, так как в генераторе 35 вырабатывается импульс, имитирующий факт искажения в обратном канале, Импульс после задержки в элементе 30 на время, соответствующее длительности прохождения сигнала через элемент И 33, через элемент И 32 действует на соответствующий вход элемента ИЛИ 6, обеспечивая передачу следующего сообщения, через элемент ИЛИ 39 устанавливает в "0" триггер 37, через элемент ИЛИ 27 перебрасывает в."0" триггер

24, а также фиксируется на четвертом входе блока 36.

Пусть в прямом канале ошибка не обнаружена, т.е. в результате передачи сообщения трансформировалась. в разрешенное сообщение, хотя и другое по смысловому содержанию. В этом случае срабатывают блок 14 и элемент И 15, триггер 37 устанавливается в состояние "1". Импульс с выхода блока 21, имитирующий передачу квитанции, действует аналогично вышеизложенному: через элементы 29, И 16 — на первый вход ДМ 38, а через элемент И 31 — на второй вход ДМ 38, на управляющий вход которого поступает напряжение с прямого выхода триггера 37. В этом случае с второго входа

ДМ 38 сигнал проходит на четвертый выход

ДМ 38; а затем на второй вход элемента

ИЛИ 6, обеспечивая моделирование передачи следующего сообщения, а через элемент ИЛИ 39 сбрасывает в "0" триггер 39, который управляется и с второго выхода ДМ

38, которой срабатывает в случае приема ложного сообщения, когда квитанция "Да" преобразовалась в "Нет". Импульсс второго выхода ДМ 38 через элемент ИЛИ 8 обеспечивает перезапись сигнала в регистр 13, устанавливает в "0" триггЕр 23 через элемент

ИЛИ 26. Информация с четвертого и второго выходов ДМ 38 фиксируется соответственно на пятом и шестом входах блока 36.

Таким образом, по показателям счетчиков, объединенных в блоке 36, а также счетчика 2 удается определить различные 1 741148

10

55 вероятностн ые характеристики п роцесса передачи сообщений с неограниченным числом повторений, а именно: вероятность правильной передачи сообщения, вероятности необнаруженной ошибки, пропуска сообщений и другие.

Технико-экономическим эффектом является расширение функциональных возможностей устройства, а также повышение точности моделирования за счет. более адекватного воспроизведения динамики и режимов функционирования систем связи с POC в условиях случайных помех в каналах связи.

Формула изобретения

Устройство для моделирования систем связи, содержащее генератор случайной последовательности импульсов, счетчик, генератор случайного числа, блок элементов

ИЛИ, первый и второй регистры памяти, первый и второй блоки сравнения, первый элемент И, генератор случайных импульсов отказов, причем выход генератора случайной последовательности импульсов соединен со счетным входом счетчика, группа выходов первого регистра памяти подключена к первым группам входов первого и второго блоков сравнения, выход второго блока сравнения соединен с первым входом первого элемента И, отл ича ющееся тем, что, с целью расширения области применения за счет моделирования режимов передачи сообщений в системах с решающей обратной связью в прямом канале передачи данных, в устройство введены элемент НЕ, блок элементов НЕ, блок генераторов случайных импульсов отказов, коммутатор, генератор тактовых импульсов, блок памяти, демультиплексор, первый, второй, третий элементы задержки, блок элементов И, с первого по шестой элементы

ИЛИ, с первого по пятый триггеры, с второго по седьмой элементы И, блок счетчиков, причем выход генера ора случайной последовательности импульсов соединен с первым входом второго элемента И, выход которого подключен к входу запуска генератора случайного числа, группа выходов которого соединена с группой информационных входов второго регистра памяти, группа выходов которого подключена к второй группе соответствующих входов первого блока сравнения и к первой группе соответствующих входов блока элементов И, группа выходов которого подключена к группе соответствующих информационных входов первого регистра памяти, вход обнуления которого, а также вход обнуления второго регистра памяти подключены к выходу первого элемента- ИЛИ и нулевому входу первого триггера, инверсный выход которого соединен с вторым входом второго элемента И, а единичный вход первого триггера подключен к выходу второго элемента ИЛИ, группа входов которого соединена с группой соответствующих выходов генератора случайного числа, выход второго элемента

ИЛИ подключен к первому входу третьего элемента ИЛИ, выход которого соединен с входом записи первого регистра памяти, с входом запуска генератора тактовых импульсов, с нулевым входом второго триггера и через первый элемент задержки — с первым входом третьего элемента И, выход записи второго регистра памяти подключен к выходу второго элемента ИЛИ, группа выходов блока генераторов случайных импульсов отказов через блок элементов НЕ соединена с второй группой входов блока элементов И, выход первого блока сравнения подключен к второму входу третьего элемента И, выход которого соединен с единичным входом третьего триггера, прямой выход которого подключен к управляющему входу демультиплексора, первый и второй выходы которого соединены соответственно с вторым и третьим входами третьего элемента ИЛИ, третий и четвертый выходы демул ьти плексора подключены соответственно к первому и второму входам первого элемента ИЛИ, выходы с первого по четвертый демультиплексора соединены с соответствующими входами четвертого элемента ИЛИ, выход которого подключен к нулевому входу четвертого триггера, и рямой выход которого соединен с первым входом четвертого элемента И, выход которого подключен к первому информационному входу демультиплексора, выход второго блока сравнения соединен с единичными входами второго и четвертого триггеров и через второй элемент задержки — с вторым входом четвертого элемента И, инверсный выход второго триггера соединен с первым входом пятого элемента И, выход которого подключен к входу "Останов" генератора тактовых импульсов, входу установки в "0" коммутатора, единичному входу пятого триггера, через третий элемент задержки— к первому входу шестого элемента И, к первому входу седьмого элемента И, выход которого соединен с первым входом пятого элемента ИЛИ, выход которого подключен к нулевому входу пятого триггера, выход которого соединен с вторым входом шестого элемента И, выход которого соединен с вторым входом пятого элемента ИЛИ, выход генератора тактовых импульсов подключен к управляющему входу блока памяти, группа выходов которого соединена с группой со1741148 ответствующих входов блока элементов

ИЛИ, группа выходов которого подключена к второй группе соответствующих входов второй схемы сравнения, выход генератора тактовых импульсов соединен с управляю- 5 щим входом коммутатора, первый выход которого подключен к второму входу пятого элемента И, а группа выходов, начиная с второго, соединена с группой соответствующих информационных входов блока памяти, 10 выход генератора случайных импульсов отказов через элемент НЕ подключен к вторым входам первого и седьмого элементов

И, выход первого элемента И соединен с вторым информационным входом демуль- 15 типлексора, второй и четвертый выходы которого подключены соответственно к первому и второму входам шестого элемента

ИЛИ, выход которого соединен с нулевым входом третьего триггера, .первый, второй, третий, четвертый, пятый, шестой входы блока счетчиков соединены соответственно с третьим, первым выходами демультиплексора, выходом седьмого элемента И, выходом шестого элемента И, четвертым, вторым выходами демультиплексора, выход седьмого элемента И подключен к четвертому входу третьего элемента ИЛИ, третьему входу шестого элемента ИЛИ, четвертый вход которого соединен с выходом шестого элемента И, третьим входом первого элемента

ИЛИ.

1741148

Составитель А. Бурый

Редактор А.Маковская Техред М.Моргентал Короектор В,Гирняк

Заказ 2086 Тираж Подписное

ВНИИПИ Государственного комитета по изобре;зниям.и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101