Устройство приоритета

 

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам приоритетного обслуживания запросов , и может быть использовано а мультипрограммных ЭВМ для обеспечения доступа к общему ресурсу. Цель изобретения - расширение области применения устройства за счет возможности обслуживания как основных заданий, так и фоновых задач. Устройство приоритета содержит каналы, регистр, генератор импульсов, коммутатор, счетчик, первую и вторую схемы сравнения, с первого по четвертый триггеры, с первого по восьмой элементы И, с первого по шестой элементы ИЛИ, с первого по пятый одновибраторы. Каждый канал устройства содержит одновибратор, регистр, четыре триггера, два элемента И, элемент ИЛИ. Устройство позволяет при отсутствии основных запросов запускать процессор для решения фоновых задач, выполнение которой прерывается, если пришел основной запрос . 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 06 F 9/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ ДЕТЕЛЬСТВУ

1 (21) 4788366/24 (22) 05.02.90 (46) 23.06.92. Бюл. М 23 (71) Конструкторское бюро электроприборостроения (72) А.В.Бек, М.А.Чернышов, Г.Н.Тимонькин, С.Н.Ткаченко, В.С.Харченко, Д.В.Дмитров и

Э.Ф. Цветинский (53) 681.325 (088.8) (56) Авторское свидетельство СССР

М 1275443, кл. G 06 F 9/46, 1985.

Авторское свидетельство СССР

f4 1211729, кл. G 06 F 9/46, 1984. (54) УСТРОЙСТВО ПРИОРИТЕТА (57) Изобретение относится к автоматике и вычислительной технике, в частности к устройствам приоритетного обслуживания запросов, и может быть использовано в

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам приоритетного обслуживания запросов, и может быть использовано в мультипрограммных ЭВМ для обеспечения доступа к общему ресурсу.

Известно устройство для обслуживания запросов, содержащее регистр запросов, группу регистров приоритета, триггер, генератор импульсов, делитель частоты, счетчик, группу схем сравнения, две группы элементов И, два элемента ИЛИ, два элемента И, группу элементов И-НЕ, группу элементов

НЕ, элемент задержки.

Недостатком этого устройства является низкая надежнос-.ь управления общим ресурсом, в результате чего возможен монопольный его захват одним из абонентов.

„„ Ы„„1742820 Al мультипрограммных ЭВМ для обеспечения доступа к общему ресурсу. Цель изобретения — расширение области применения устройства за счет возможности обслуживания как основных заданий, так и фоновых задач.

Устройство приоритета содержит каналы, регистр, генератор импульсов, коммутатор, счетчик, первую и вторую. схемы сравнения, с первого по четвертый триггеры, с первого по восьмой элементы И, с первого по шестой элементы ИЛИ, с первого по пятый одновибраторы. Каждый камал устройства содержит одновибратор, регистр. четыре триггера; два элемента И, элемент ИЛИ. Устройство позволяет при отсутствии основных запросов запускать процессор для Я решения фоновых задач, выполнение которой прерывается, если пришел осмовной запрос. 2 ил.

Наиболее близким к предлагаемому по технической сущности и достигаемому ре- 4 зультату является многоканальное устройство приоритета, содержащее в каждом Я канале два триггера, два элемента И и эле- (y мент ИЛИ-НЕ.

Недостатками известного устройства являются узкая область применения и низкая надежность управления.

Целью изобретения является расшире- в ние области применения устройства и повышение надежмости управления.

Сущность изобретения состоит в повышении надежности управления и расширении области применения путем обеспечения возможности решения фоновых задач во время простоя общего ресурса, а также учета сигнала готовности при обслуживании запросов.

1742820

25

40

50

Для этого устройство (при отсутствии основных запросов) запускает процессор на выполнение фоновой задачи. Фоновая задача (программа) делится на участки различной длины, разделяемые между собой контрольными точками (место в программе, когда можно прерывать ее выполнение, при этом сохранив промежуточные результаты вычислений и всю информацию, необходимую системе для обеспечения рестарта программы с данного места). Если в процессе решения фоновой задачи пришел запрос на занятие общего ресурса, то устройство представляет общий ресурс данному запросу с учетом местонахождения по времени выполняемой команды фоновой протраммы по отношению к очередной контрольной точке: если до появления контрольной точки осталось немного времени, то устройство ждет это время (время h.), а затем (после достижения очередной контрольной точки или после сброса процессора до предыдущей контрольной точки в случае, если во время ожидания очередная контрольная точка не достигнута) представляет ресурс запросу; если появление очередной контрольной точки фоновой задачи в ближайшее время не предвидится, то устройство немедленно "забирает" ресурс у фоновой задачи и предоставляет его запросу.

При этом очередное выполнение фоновой задачи теперь начинается с предыдущей контрольной точки.

В устройстве каждому запросу предоставляется тот квант времени пользования общим ресурсом, который ему необходим.

При этом в устройстве предусмотрена воз- . можность настройки на необходимый квант времени каналов, не занятых в данное время работой с общим ресурсом.

В .устройстве нет необходимости .ожидать того момента времени, когда можно общий ресурс предоставлять другому процессу: сразупосле окончания необходимого кванта времени общий ресурс без потерь времени предоставляется другому процессу.

Кроме того, при обслуживании запроса учитывается сигнал готовности процессора и если он не пришел в очередной промежуток времени, то перед началом обслуживания очередного запроса процессор сбрасывается в исходное состояние, что в дальнейшем позволяет успешно осуществлять обслуживание очередных запросов.

На фиг.1 приведена функциональная схема предлагаемого устройства; на фиг.2— алгоритм работы устройства.

Устройство приоритета (фиг.1) содержит каналы 1.1-1м и в каждом канале регистр 2.k (k 1-п), регистр 3, счетчик 4, коммутатор 5, первый 6 и второй 7 элементы сравнения, генератор 8, в каждом k-м канале — первый 9,К третий 10.К четвертый 11,k и второй 12.kтриггеры,,первый 13, второй

14, третий 15 и четвертый 16 триггеры, в каждом k-м канале — первый 17.k и второй

18.k элементы И, первый 19, второй 20, третий 21, четвертый 22, пятый 23, шестой 24, седьмой 25 и восьмой 26 элементы И, в каждом k-м канале — элемент ИЛИ 27.К второй 28, третий 29, четвертый 30, пятый 31 и шестой 32 элементы ИЛИ, первый 33, второй 34, третий 35, четвертый.36 и пятый 37 одновибраторы, запросные входы 38.1—

38.п, входы 39.1 — 39.п установки (смены) выделенного кванта времени, входы 40,1 — 40,п продолжительности кванта времени обслуживания запросов, вход 41 готовности процессора, вход 42 продолжительности кванта времени обслуживания фоновой задачи, вход "Пуск" 43, вход "Останов" 44, выход

45.1 — 45 и запуска процессора на обслуживание запроса, первый 46 и второй 47 выходы генератора, выход 48 запуска процессора на решение фоновой задачи, выход 49 сброса процессора, первый элемент ИЛИ 50, в каждом канале одновибратор 51.k (k = 1-n).

Устройство работает следующим образом.

В исходном состоянии триггеры 9.1 — 9.п, 10.1-10.п, 11.1-11.п, 12 1-12 и, 13, 14 и 16, регистры 2.1 — 2 и, 3, счетчик 4 находится в нулевом состоянии, триггер 15 находится в единичном состоянии. Цепи установки в исходное состояние условно не показаны

Запросы на пользование общим ресур-. сом процессов поступают на входы 38.138.п каждого канала 1.1 — 1.п и перед началом работы с общим ресурсом фиксируются в триггерах 9 1-9.п по заднему фронту импульса с выхода 46 генератора 8.

Запросы на установку (смену) выделенного кванта времени поступают на входы

39.1 — 39.п и фиксируются в триггерах 10.1—

10.п;

Продолжительность кванта времени обслуживания запроса в каждом из каналов

1.1-1.п поступает на входы 40.1-40.п и фиксируется в регистрах 2.1-2.п. Сигналы на входы 39.1 — 39.п и 40.1-40.п каждого из ка. налов 1.1-1.п проходят одновременно.

Запросы на пользование общим ресурсом на входах 38.1 — 38.п появляются не

55 раньше того момента времени, как поступили сигналы на входы 39.1-39.п и 40;1-40.п.

Сигнал "Готов" процессора поступает на вход 41 устройства, Продолжительность кванта времени, выделенного на обслуживание фоновой за1742820 дачи, поступает на вход 42 и фиксируется е гистра 3 через коммутатор 5 на вход элеменрегистре 3, та 6 сравнения поступает код основного

Устройство начинает работать с момен- времени, а на вход элемента 7 сравнения— та появления сигнала "Пуск" на входе 43 с второго выхода регистра 3 код дополниустройства. Этот сигнал устанавливает 5 тельного времени(времени, в течение кототриггер.16 в единичное состояние. Сигнал с рого еще можно ждать. сигнала готовности прямого выхода триггера 16 разрешает ра- процессора). боту генератора 8, который на выходах 46 и В случае, когда сигнал готовности про47 формирует две синхропоследовательно- цессора на вход 41 пришел раньше момента сти одинакового периода. но сдвинутые по 10 времени, чем на выходе элемента 6 сравнефазе одна относительно другого. Сдвиг от ния появился единичный сигнал, т.е,.реше-, заднего фронта импульса с выхода 46 до ние фоновой задачи закончилось раньше, заднего, фронта импульса с выхода 47 дол- чем.ей отводилось для решения по времени, жен превышать время последовательного то единичный сигнал с прямого выхода тригсрабатывчниязлементов,изменяющихсвое l5 гера 13 через элемент И 21 разрешает засостояние по импульсу с выхода 46.. пись кодовой продолжительности времени

Устройство работает в двух режимах: для решения очередной фоновой задачи в обслуживание фоновых задач (режим f) регистр 3, а также через одновибратор 35 и решение основных задач (режим 2).. устанавливает в нулевое. состояние счетчик

Режим1(обслуживаниефоновыхзадач). 20 4 и триггер 15. Если основных запросов в

Допустим, что во время, работы устройства устройство не поступает, то единичный сиг(с момента прихода сигнала "Пуск" ) основ- нал с выхода элемента И 25 по заднему ные запросы не поступали. Это означает, фронту импульса с выхода 47 генератора 8, что триггеры каналов 1.1 — 1.п находятся в снова переключает триггер 15 в единичное нулевом состоянии. Так как процессор нахо- 25 состояние, тем самым запустив процессор дится в исходном состоянии и готов к рабо- на решение очередной фоновой задачи. те, то на входе 41 присутствует единичный Рассмотрим случай, когда сигнал готовсигнал, который по заднему фронту импуль- . ности пришел после того, как закончилось са с выхода 46 генератора 8 переводиттриг- . отведенное время, т.е. закончилось и основгер 13 в единичное состояние. Единичный 30 ное, идополнительное время-для решения сигнал с прямого выхода триггера 13 по фоновой задачи. В этом случае при заверcaqqMy переднему фронту проходит через шении основного времени на выходе злеэлемент И 2.1 на синхровход регистра 3, мента 6 сравнения появляется единичный записав в него коды времени обслуживания сигнал, который по заднему фронту импульфоновой задачи, а также через одновибра- 35 са с выхода 46 генератора 8 переключает тор 35 устанавливает счетчик 4 и триггер 15 триггер 14 в единичное состояние. Сигнал с в нулевое состояние. прямого выхода триггера 14 поступает на

Единичный сигнал с выхода элемента И вход элемента И 23. Когда завершается и

25 закрывает элементы И 22 и 24, По задне дополнительное время, отведенное для рему фронту импульса с выхода 47 генератора 40 шения фоновой задачи, то на выходе эле8 триггер 15 устанавливается в единичное мента 7 сравнения появляется единичный состояние. Сигнал с прямого выхода тригге-. сигнал, следовательно, очередной импульс ра 15 подключает через коммутатор 5 пер- с.выхода 46 генератора 8 проходит через вое поле регистра 3 к элементу 6 сравнения, открытый элемент И 23 и через элемент закрывает элемент И 19, разрешает работу 45 ИЛИ 29 на выход 49 сброса процессора (так элемента 7 сравнения, запускает по своему как сигнала готовности процессора не попереднему фронту одновибратор 37, в ре- ступило, а время, выделенное для решения зультате чего на выход48устройства прохо- фоновой задачи, истекло, т.е. задача могла дит импульс, llo которому процессор "зависнуть" на процессоре и поэтомуждать начинает решение фоновой задачи, продол- 50 сигнала готовности процессора сверх отвежительность решения которой записана в . денного для этого времени не представлярегистре 3, через одновибратор 37 прохо- ется разумным), а также через элемент ИЛИ дит на R-вход триггера 14. 30 проходит на сброс счетчика 4 (через элеСигнал с инверсного выхода триггера15 мент ИЛИ 28), триггеров 15 и 14 (через элезакрывает элемент И 26 и закрывает при- 55 мент ИЛИ 32). оритетную схему, состоящую из элементов После этого процессор устанавливается

И 18,1-18.п, в исходное состояние и с появлением на

Процессор запускается на решение фо- выходе48 сигнала."Пуск" начинаетрешение новой задачи. Счетчик 4 начинает отсчет фоновой задачи. Устройство работает анавремени ее решения. С первого выхода ре- логично описанному.

1742820

10

30 пают запросы на входы 38.1 — 38.п, которые 35 по заднему фронту импульса с выхода 46

Так как сигнала готовности на вход 41 не поступает, то процессор начинает решать ту фоновую задачу, которая "зависла" и время решения для нее хранится в регистре 3, Если необходимо перейти к решению очередной фоновой задачи (в случае, когда неоднократные решения предыдущей фоновой задачи приводят к "зависанию"), то на выходе 41 появляется единичный сигнал, который разрешает смену времени решения "зависшей" задачи на время решения очередной задачи.

Режим 2 (обслуживание основных запросов). По моменту появления основных запросов можно разделить на два подрежима: запросы появились во время решения фоновой задачи., но до момента истечения основного времени, выделенного для решения фоновой задачи (А); запросы появились во время решения фоновой задачи после момента истечения основного времени, но до момента истечения дополнительного времени, выделенного для решения фоновой задачи (Б).

А, Допустим, что после запуска генератора 8 и после фиксации запроса на установку (смену) кванта времени по заднему фронту импульса с выхода.46 генератора 8 триггерами 10.1 — 10.п и запоминанию времени обслуживания регистрами 2.1-2.п по заднему фронту импульса с выхода 47 генератора 8, процессор начал решать фоновую задачу. Счетчик 4 начал отсчет времени решения фоновой задачи и в это время постугенератора 8 зафиксировались в триггерах

9.1-9.п каналов 1.1 — 1,п. На выходе элемента ИЛИ 25 появляется нулевой сигнал, который открывает элемент И 22 или 24. Так как триггер 14 находится в нулевом состоянии (единичный сигнал на выходе элемента 6 сравнения еще не появляется), то единичный сигнал с его инверсного выхода поступает на вход элемента И 22 и очередной импульс с выхода 46 генератора 8 своим передним фронтом открывает элемент И 22.

Единичный сигнал с выхода элемента И 22 проходит через элемент ИЛИ 29 на выход 49 в качестве сигнала "Сброс" процессору, а через элемент ИЛИ 30 сбрасывает триггеры

14 и 15 и счетчик 4.

Нулевой сигнал с и рямого выхода триггера 15 закрывает элемент И 21, элемент Y сравнения и открывает элемент И 19. Единичный сигнал с инверсного выхода. триггера 15 открывает элемент И 26 и приоритетную схему, состоящую из элементов И 18.1-18.п.

Из зафиксированных запросов приоритетная схема выбирает наиболее приори40

50 тетный (с самым меньшим порядковым номером) запрос. На выходе соответствующего элемента И 18.k (k = 1-и) появляется единичный сигнал, который по заднему фронту импульса с выхода элемента И 26 устанавливает соответствующие триггеры

11.k и 12.k в единичное состояние, а счетчик

4 через элемент ИЛИ 28 — в нулевое.

На выходе 45.К появляется единичный сигнал, который разрешает соответствующему запросу использовать процессор.

Единичный сигнал с прямого выхода соответствующего триггера 12.k подключает че.рез коммутатор 5 регистр 2.k к элементу 6 сравнения, а также, пройдя через элемент

ИЛИ 31, запускает по своему переднему фронту одновибратор 36, который устанавливает триггер 14 в единичное состояние.

Нулевой сигнал с инверсного выхода триггера 14 закрывает элемент И 22,, тем самым предотвращая несанкционированный сброс процессора во время обслуживания запроса.

На инверсном выходе триггера 11.k появляется нулевой сигнал, который закрывает элемент И 18.k. Тем самым фиксируется факт предоставления данному запросу кванта времени на использование общего ресурса (процессора). С появлением единичного сигнала на одном из выходов 45.145.п устройства на выходе элемента И 26 появляется нулевой сигнал, который закрывает синхровходы триггеров 11.1-11.п и

12.1-12.п, предотвращая тем самым произвольный захват общего ресурса другими запросами.

Процессор обслуживает запрос. Счетчик 4 начинает отсчитывать выделенное время, код которого находится в регистре 2.k.

Смена квантов времени, находящихся. в регистрах 2.1 — 2.К может осуществляться в любые моменты времени в свободных каналах, а в занятых каналах.в моменты времени, когда на Ч-входе триггера 10.k присутствует единичный сигнал.

После того, как запрос обслужился, процессор выдает сигнал готовности на вход 41 устройства и сигнал обслуженного запроса снимается с соответствующего входа 38.k.

В случае, когда запрос освободил общий ресурс до окончания отведенного кванта времени, то соответствующий триггер 9.k по заднему фронту импульса с выхода 46 генератора 8 переключается в нулевое состояние. Триггер 13 по заднему фронту этого же импульса переключается в единичное состояние. Сигнал с прямого выхода триггера 13 через одновибратор 35 и элемент ИЛИ

28 сбрасывает счетчик 4 в нулевое состоя1742820

10 ние, тем самым подготовив его отсчета времени обслуживания очередного запроса.

Единичный сигнал с инверного выхода триггера 9.k устанавливает триггер 12.k в нулевое состояние. Элемент И 26 открыва- 5 ется по этому импульсу с выхода 47 генератора 8 проходит на синхровходы триггеров

11.1-11.п и 12.1-12.п, фиксируя очередной запрос.

Если сигнал готовности не.успевает 10 пройти до момента окончания времени, выделенного запросу. то на выходе элемента 6 сравнения появляется единичный сигнал, который, пройдя по переднему фронту импульса с выхода 46 генератора 8 через эле- 15 мент И 19; запускает одновибратор 33.

Одиночный импульс с выхода одновибратора 33 сбрасывает счетчик 4 (через элемент

ИЛИ 28), проходит через элемент ИЛИ 29 на . выход 49 в качестве сигнала сброса процес- 20 сора, а также сбрасывает соответствующий триггер 12.k нулевое состояние. После этого ресурс и едоставляется очередному наиболее прио итетному запросу аналогично описанному. 25

Так как триггер 11.к находится в единичном состоянии, то элемент И 18,k закрыт, а поэтому запрос, который уже получил квант времени доступа к общему ресурсу, не будет участвовать в дальнейшем споре за общий 30 ресурс. В этом споре приоритет получит запрос с самым меньшим порядковым номером из зафиксированных и необслуженных процессов. Таким образом, не только один из запросов получил право доступа к обще- 35

- му ресурсу, повторный доступ может произойти только после того, как запросы от всех других процессов, требующих этот же ресурс, будут обслужены.

Если процесс получил доступ к общему 40 ресурсу, то соответствующий триггер 11.k находится в единичном состоянии и, следовательно, на выходе элемента ИЛИ 27.k имеется единичный сигнал. Если абонент не требует доступа к общему ресурсу, то на 45 инверсном выходе триггера 9.k. имеется единичный сигнал, который проходит на выход соответствующего элемента ИЛИ 27;k. Когда на всех входах элемента И 20 появляется единичные сигналы, то одновибратор 34 50 сбрасывает триггеры 11.1-11.п в нулевое состояние.

Появление сигнала на выходе одновиб- ратора 34 фиксирует момент времени, когда 55 в устройстве прошел цикл обслуживания и после этого возможно повторное обращение к общему ресурсу нуждающихся а нем запросов. Работа устройства в этом случае происходит аналогично описанному.

Б. В случае. когда запросы пришли в устройство после истечения основного времени, выделенного фоновой задачей, триггер 14 находится в единичном состоянии. а поэтому элемент И 22 закрыт. Если сигнал

"Готов" процессора проходит на вход 41 раньше того момента времени, как.закончится дополнительное время, выделенное фоновой задаче (единичный сигнал на выходе элемента 7 сравнения), то он проходит через элементы И 24 и ИЛИ, ЗО и сбрасывает триггеры 14 и 15. После этого открывается приоритетная схема, состоящая из элементов И 18.1-18.k и ресурс выделяется наиболее приоритетному запросу аналогично описанному.

Если же сигнал готовности не пришел до момента завершения дополнительного времени, выделенного фоновой задаче, на выходе элемента 7 сравнения появляется единичный сигнал и очередной импульс с выхода 46 генератора 8 проходит через элемент И 23, сбрасывает процессор чары эле-, мент ИЛИ 29, а через элемент ИЛИ 30 сбрасывает триггеры 14 и 15 и счетчик 4.

После этого процессор находитсв в исходном состоянии, приоритетная схема:открыта и обслуживание основных заяфжоа осуществляется аналогично описаинажф;:

Формула изобретения

Устройство приоритета, содержащее п каналов (п — число источников запросов) и в каждом канале первый и второй триггеры и первый элемент И, причем в каждом канале запросный вход устройства подключен к информацонному входу первого триггера, выход которого соединен с первым входом первого элемента И, выход первогвэлемента И k-го канала (k =То — 17соединеа с (k+1)ми входами первых элементов. И каналов с (k+1}ro по я-й, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет возможности обслуживания как основных заданий, так и фоновых задач, устройство дополнительно содержит регистр, генератор импульсов, коммутатор, счетчик, первую и вторую схемы сравнения, с первого по четвертый триггеры, с первого, по восьмой элементы И, с первого по шестой элементы ИЛИ, с первого по пятый одновибраторы, а каждый канал устройства дополнительно содержит одновибратор, регистр, третий и четвертый триггеры. элемент

ИЛИ, второй элемент И, причем вход продолжительности кванта времени обслуживания запроса устройства в каждом канале подключен к информационному входу регистра своего канала, выход которого подключен к информационному входу коммутатора, вход запроса на установку кванта времени

1742820

10 устройства в каждом. канале подключен к

0-входу третьего триггера своего канала, прямой выход которого подключен к первому входу второго элемента И своего канала, выход которого подключен к синхровходу регистра своего канала, инверсный выход первого триггера в каждом канале подключен к первому входу элемента ИЛИ своего канала, к R-входу второго триггера своего канала, а также к входу седьмого элемента

И, выход первого элемента И каждого канала подключен к I-входам второго и четвертого триггеров своего канала, инверсный выход второго триггера А-го канала (А = 1,п) подключен к (А+1)-му входу первого элемента И своего канала, прямой выход второго . триггера каждого канала подключен к второму входу элемента ИЛИ своего канала, выход которого подключен к входу второго элемента И, выход которого через второй одновибратор подключен к R-входам вторых триггеров каждого канала, инверсный выход четвертого триггера каждого канала подключен к разрешающему входу третьего триггера своего канала, прямой выход четвертого триггера А-го канала подключен к входу одновибратора А-го канала, к А-му управляющему входу коммутатора, к входам восьмого элемента И и пятого элемента ИЛИ, выход которого через четвертый одновибратор подключен к S-входу второго триггера, прямой выход которого подключен к первому входу пятого элемента И, выход которого подключен к первым входам третьего и четвертого элементов ИЛИ, вход готовности .процессора устройства подключен к Э-входу первого триггера, прямой выход которого подключен к первому входу третьего элемента И и через третий одновибратор — к первым входам первого и второго элементов ИЛИ, к первому входу шестого элемента

И, к 8-входам второго и третьего триггеров, . вход продолжительности кванта времени обслуживания фоновой задача устройства подключен к информационному входу регистра, первый выход которого подключен к (и+1 му информационному входу коммутатора, а второй — к первому информационно.му входу второй схемы сравнения. выход коммутатора подключен к первому входу первой схемы сравнения, выход седьмого элемента И подключен к I-входу третьего триггера, к первому входу четвертого элемента И и ко второму входу шестого элемента И, выход которого подключен к второму входу четвертого элемента MJllN, выход которого подключен к первому входу шестого

55 элемента ИЛИ, к второму входу второго элемента ИЛИ, к R-входу третьего триггера, прямой выход которого подключен к (и+1)му управляющему входу коммутатора, к входу пятого одновибратора, к стробирующему входу второй схемы сравнения, к первому

:входу первого элемента И, ко второму входу третьего элемента И, выход которого подключен к синхровходу регистра, инверсный выход третьего триггера подключен к (А+2)му входу элемента И А-го канала, (и+1)-му входу восьмого элемента И, выход которого подключен к синхровходам второго и четвертого триггеров каждого канала, и к третьему входу второго элемента ИЛИ, выход которого подключен к R-входу счетчика, выход которого подключен к вторым входам первой и второй схем сравнения, выход пятого одновибратора подключен ко второму входу шестого элемента ИЛИ, выход которого подключен к R-входу второго триггера, инверсный выход которого подключен к второму входу четвертого элемента И, выход которого подключен к второму входу третьего элемента ИЛИ и к третьему входу четвертого элемента ИЛИ, выход первой схемы сравнения подключен к I-входу второго триггера и к второму входу первого элемента И, выход которого через пятый одновибратор подключен к третьему входу третьего элемента ИЛИ, к R-входам четвертых триг- геров в каждом канале, к четвертому входу второго элемента ИЛИ, к второму входу пятого элемента ИЛИ, выход которого подключен к второму входу второго элемента И, выход второй схемы сравнения подключен к. второму входу пятого элемента И выход

"Пуск" устройства подключен к S-вк ду четвертого триггера, вход "Останов усфойства" подкл.ючен к Я-входу четвефрго триггера, прямой выход которого подфючен к входу генератора импульсов, перый выход которого подключен к синхровходам первого и третьего триггеров каждого кана ла, к синхровходам первого и второго триггеров, к третьим входам первого, четвертого и пятого элементов И, второй выход генератора подключен к вторым входам вторых, элементов И каждого канала, к счетному входу счетчика, к синхровходу третьего, триггера, к (и+2)-му входу восьмого эле 1 мента И, выход одновибратора каждого ка-. нала является выходом разрешения :, обслуживания запроса устройства, а выход пятого одновибратора является выходом разрешения обслуживания фоновой задачи устройства.

1742820

1742820

Составитель Д.Дмитров

Техред M,Моргентал Корректор Л. Бескид

Редактор IHI.Бобков

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2286 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Рауаская наб.. 4/5