Генератор функций попенко-турко

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи и обработки информации, при построении цифровых фильтров и функциональных преобразователей , в системах управления, а также при построении анализаторов и синтезаторов сигнапов. Целью изобретения является расширение области применения за счет генерирования дискретных базисных функций. Генератор функций содержит матрицу вычислителей , группы блоков деления, группы блоков элементов И, матрицу операционных блоков, элементы задержки, блок синхронизации , регистр сдвига, блоки памяти и кольцевой регистр сдвига. 13 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (м)ю 6 06 F 1/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

СПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4799258/24 (22) 06,03,90 (46) 07.08.92. Бюл. № 29 (72) В.С.Попенко и С.А,Турко (56) Авторское свидетельство СССР

¹ 1443003, кл. G 06 F 15/347, 1987.

Авторское свидетельство СССР

¹ 1501019, кл. 6 06 F 1/02, 1987.

Авторское свидетельство СССР № 1348856, кл. G 06 F 15/347, 1986. (54) ГЕНЕРАТОР ФУНКЦИЙ ПОПЕНКОТУРКО (57) Изобретение относится к автоматике и вычислительной технике и может быть исИзобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи и обработки информации, при построении цифровых фильтров и функциональных преобразований, в системах управления, а также при построении анализаторов и синтезаторов

СИГHGJIOB.

Известен генератор дискретных базисных функций, содержащий два счетчика, группу элементов И и группу сумматоров по модулю два, а также многовходовый сумматор по модулю два, Недостатком известного генератора, как и других генераторов функций Уолша, генераторов функций Хаара являются узкие функциональные возможности, заключающиеся в том, что число базисных функций не может быть отличным от 2 (где е - натуральное число.

Кроме этого, указанные генераторы имеют бедный набор значений периодов ге„„« Ы„„17534б4 А1 пользовано в системах передачи и обработки информации, при построении цифровых фильтров и функциональных преобразователей, в системах управления, а также при построении анализаторов и синтезаторов сигналов, Целью изобретения является расширение области применения за счет генерирования дискретных базисных функций, Генератор функций содержит матрицу вычислителей, группы блоков деления, группы блоков элементов И, матрицу операционных блоков, элементы задержки, блок синхронизации, регистр сдвига, блоки памяти и кольцевой регистр сдвига, 13 ил, нерируемых функций и малое число значений базисных функций.

Известно также устройство для операций над матрицами, содержащее N опера° ааааей ционных блоков, N-1 элементов задержки и распределитель импульсов.

Однако известное устройство осущест- . (Я вляет только решение систем линейных . (ф) уравнений и обращение матриц. Это устрой- фь ство обладает ограниченными функцио- i 0 нальными возможностями, поскольку не 1 ф может генерировать дискретные базисные функции.

Наиболее близким к предлагаемому по технической сущности является устройство для операций над матрицами, содержащее i матрицу из P х Р вычислителей (где P— порядок квадратной матрицы) и группу иэ (Р-1) блоков деления, причем каждый вычислитель матрицы содержит сумматор и блок умножения, выход которого подключен к входу первого слагаемого сумматора того же вычислителя матрицы, вход задания чис1753464 лового компонента k-го элемента M-й строки матрицы устройства {k = 1,..., Р; М = 1„„, P) подключен к входу первого сомножителя блока умножения k-го вычислителя M-й строки матрицы, выход сумматора k-ro вычислителя (k ь Р) M-й строки матрицы подключен к входу второго слагаемого сумматора (k+ 1)-го вычислителя M-й строки матрицы, выход сумматора Р-го вычислителя P-ro столбца матрицы является выходом србственного числа устройства и подключен . к входу делителя всех блоков деления группы, выход сумматора M ro вычислителя (М Ф Р) Р-го столбца матрицы подключен к входу делимого M-го блока деления группы, выход которого подкл ен к входам вторых сомножителей блоков умножения всех вы. числителей M-го столбца матрицы и является выходом M-й компоненты собственного вектора числа устройства, входы вторых слагаемых сумматоров всех вычислителей первого столбца матрицы являются входами задания кода единицы устройства.

Однако известное устройство имеет узкую область применения, поскольку вычисляет только доминирующее собственное число и соответствующий ему один собственный вектор. Известное устройство не может вычислять все собственные векторы положительно определенной симметрической матрицы, что не позволяет использовать его в качестве генератора функций.

Целью изобретения является расшире ние области применения устройства путем . генерирования дискретных базисных функций.

Поставленная цель достигается тем, что вустройство,,содержащее мэтрицу вычислителей, первую группу блоков деления и блок синхронизации, причем входы задания начального приближения группы генератора соединены с первыми инфсрмационными входами соответствующих вычислителей первой строки матрицы, первый вход вычислителя l-й (i = 1 — P-1, Р— порядок квадратной матрицы коэффициентов) строки матрицы соединен с первым информационным входом соответствующего вычислителя (! + I)-й строки матрицы, второй выход вычислителя

l-го столбца матрицы соединен с вторым информационным входом соответствующего вычислителя (! + 1)-ro столбца матрицы, вторые информационные входы вычислителей первого столбца матрицы соединены с входом логического нуля генератора, вход запуска которого соединен с входом блока синхронизации, введены регистр сдвига, с первой по (Р-1}-ю группы блоков элементов

И, с второй по (и-1)-ю группы блоков деления, первый и второй блоки памяти, матри55 l-ro столбца матрицы, входы значения компонент исходной матрицы группы генератора соединены соответственно с информационными входами группы первого блока памяти, выходы которого соединены С третьими информационными входами

50 цу,операционных блоков, с первого по (п-2)й элементы задержки и кольцевой регистр сдвига, причем второй выход вычислителя (i

+ 1)-й строки (i + 1)-го столбца матрицы соединен с входами делителя блоков деления (P-1)й группы, вход делимого j-ro блока деления О = 1-P-1) i-й группы соединен с вторым входом вычислителя J-й строки (P-i +

1)-ro столбца матрицы, выход j-ro блока деления l-й группы соединен с первым входом

j-ro блока элементов И i-й группы, вторые входы блоков элементов И I-й группы соединены с выходом i-го разряда регистра сдвига, выходы блока синхронизации сбединены соответственно с тактовыми входами операционных блоков матрицы, с тактовыми входами с первого по (P-2)-й элементов задержки, с входом разрешения сдвига регистра сдвига, с входами разрешения записи первого блока памяти, с входами разрешения записи второго блока памяти, с тактовыми входами первого и второго блоков памяти, с входами разрешения считывания первого и второго блоков памяти и входом разрешения сдвига кольцевого регистра сдвига, выходы j-x блоков элементов

И с первой по (P-1)-ю групп соединены с первым информационным входом вычисли- . теля (j + 1)-.й строки j-го столбца матрицы, выходы вычислителей последней строки матрицы соединены с соответствующими информационными входами втброго блока памяти; первый информационный вход операционного блока I -й строки первого столбца матрицы соединен с i-м выходом второго блока памяти, первые выходы операционных блоков i-й строки S-x (S =! — Р— 1) столбцов матрицы соединены с (P-l + 1)-м информационным входом группы второго блока памяти, первый информационный вход операционного блока k-й (k = 1 — P-2) строки М-го (М = 2 — P — 1) столбца матрицы соединен с первым выходом операционного блока (k + 1)-й строки (М-1)-ro столбца матрицы, первый информационный вход операционного блока (Р— 2)-й строки M-ro столбца матрицы подключен к выходу М-го элемента задержки, информационный вход которого подключен к второму выходу опе- . рационного блока (P — 1)-й строки (M-1)-го столбца матрицы, второй информационный вход операционного блока М-й строки i-ro столбца матриць! подключен к второму выходу операционного блока (М-1)-й строки

1753464

5 6 вычислителей соответствующих строк мат- 37, синхровходы 21 — 24. У блока 15 формирорицы, k-й выход второго блока памяти coe- . вания коэффициентов синхровход21 — вход динен с . k-м дополнительным разрешения записи регистра 34 памяти, информационным входом группы первого синхровход 22 — вход разрешения работы блока памяти, выходы разрядов кольцевого 5 блока 35 умножения, синхровход 23 — вход регистра сдвига соединены с соответствую- управления инвертированием входного сигщими входами разрешения считывания вто- нала управляемого инвертора 36, синхроврого блока памяти, выходы которого ход 24 — вход разрешения работы являются выходами группы генератора.: сумматора-накопителя 37.

На фиг. 1 представлена функциональ- 10 Операционный блок 4.1.5 (фиг. 6) содерная схема предлагаемого генератора функ- жит входной регистр 38, блок 39 деления, ций,формирующего3дискретныебазисные синхровход 40. У операционных блоков функции; на фиг. 2 — функциональная схема 4.1.S синхровход 40 — вход разрешения завычислителя; на фиг. 3 — функциональная писи входного регистра 38. схема блока памяти; на фиг. 4 — функцио- 15 Операционный блок 4.1.$ (фиг. 7) содернальная схема блока памяти; на фиг. 5 —: жит регистр 41 первого сомножителя, умнофункциональная схема блока формирова- . житель 42, вычитатель 43, регистр 44 ния коэффициентов системы линейных второго сомножителя, выходной регистр 45, уравнений;.на фиг. 6 — функциональная схе- синхровходы 46 — 48. У операционных блоков ма операционного блока; на фиг, 7 — функ- 20 4.i $ синхровход 46 — вход разрешения зациональнаясхемаоперационного блока; на . писи регистра 41 первого сомножителя, фиг. 8 — функциональная схема элемента синхровход 47 — вход разрешения записи задержки; на фиг. 9 — функциональная схе- регистра 44 второго сомножителя, синхровма блока синхронизации; на фиг. 10 — вре- ход48 — вход разрешения записи выходного менные диаграммы дискретных базисных 25 регистра 45. функций для рассматриваемого случая; на . Злемент5задержкисодержитрегистры фиг, 11 — 13 — временные диаграммы измене- 49 и 50, синхровходы 51 и 52. ния сигналов на выходах блока памяти мик- . Блок 6 синхронизации содержит генерокоманд, - - . — ратор 53 синхроимпульсов, элемент И 54, Генератор функций содержит. вычисли- 30 счетчик 55 тактов, блок 56 памяти микрокотели 1, блоки 2 деления, блоки элементов И манд, выходы 57 — 113 распределителя.

3, операционные блоки 4, элемент 5 задер- Выход 57 подключен к управляющему жки, блок 6 синхронизации, регистр 7 сдви- входу 40 блока 4.1.1, выход 58 — к управляга, блок 8 памяти, блок 9 памяти и регистр ющему входу 46 блока 4.2.1, выход 59 — к

10 сдвига. 35 входу 40 блока 4.1.2, выход 60 — к входу 46

Вычислитель 1 содержит сумматор-на- блока 4.2.2, выход 61 — к управляющим вхокопитель 1,1, блок 12 умножения, сумматор дам 47 блоков 4.2.1, 4.2,2, к управляющим

13. входам 48 блоков 4.2.1, 4.2.2, к синхровходу

Блок 8 памяти содержит элементы 14 51 и синхровходу 52 блока 5.1 задержки, памяти, блоки 15 формирования коэффици- 40 выход 62 — к тактовому входу регистра 7 ентовсистемылинейныхуравнений,инфор- сдвига, выход 63 — к управляющей шине мационные входы 16, шины 17 управления 17.1, выход 64 — к управляющей шине 17;2, записью соответствующих строк, дополни- выход 65 — к управляющей шине 17,3, выход тельный информационный. вход 18, входы 66 — к управляющей шине 28.1, выход 67 — к

19 управления считыванием, информацион- 45 управляющей шине 29.1, выход 68 — к шине ные выходы 20элементов14 памяти, инфор- 29.2, выход 69 — к шине 30.1, выход 70 — к мационные выходы 25 блока 8 памяти. шине 30.2, выходы 71-74 — к управляющим

Блок 9 памяти содержит элементы. 26 входам блока 15.1; выходы 75-78 — к управпамяти, блоки 15 формирования коэффици- ляющим входам блока 15 2; выходы 79-82— ейтов системы линейныхуравнений, инфор- 50 к управляющим входам блока 15.3; выходы мационные входы 27, шины 28-30 83-86 — к управляющим входам блока..15.4; управления записью соответствующих Выходы 87-90- куправляющим входам блострок, входы 31 управления считываниЕм, " ка 15.5; выходы 91-94- к управляющим вхоинформационные выходы 32 элементов 26 дам блока 15.6; выходы 95-103 — к памяти, информационные выходы 33 блока 55 управляющим входам 19 считывания эле9 памяти, ментов 14 памяти, выходы 104-112 к управБлок 15 формирования коэффициентов ляющим входам 31 считывания элементов системы линейных уравнений содержйт ре- .. 26 памяти; выход 113 — к тактовому входу гистр 34 памяти, блок 35 умножения, управ- регистра 10 сдвига, ляемый инвертор 36, сумматор-накопитель

1753464 (3) 10 у 0=-1,2...„n) А=

20

40

Блок 6 синхронизации реализован на базе ПЗУ.

Если действительная матрица А - (ап)— симметрическая и положительно определенная, то собственные векторы этой матрицы могут быть взяты действительными и.удовлетворяют условиям ортогональности хРх8 = О пр. )Фк. (2)

1=1

Таким образом, положительно определенная симметрическая матрица имеет и собственных векторов.

Известное устройство для операций над матрицами способно вычислять только одно собственное число, являющееся доминирующим, и только один собственный вектор, соответствующий этому собственному числу. Это известное устройство не может вычислять остальные и-1 собственные векторы положительйо определенной симметрической матрицы..

Для спектрального анализа сигналов используется сравнительно небольшое ко. личество полных и ортогональйых систем базисных функций. При этом наиболее эффективно разложение сигналов по системам кусочно-постоянных функций, например функций Уолша.

Известно, что собственные векторы действительной симметрической матрицы, соответствующие различным собственным значениям; ортогональны между собой, Таким образом в качестве системы базисных функций может быть использована система функций, значение элементов которых равны соответствующим компойентам собственных векторов.

Предлагаемый генератор функций weет расширенную область применения, заключающуюСя в генерировании дискретных базисных функций, число которых может быть отлично от 2 (где m — натуральное число), имеющих широкий набор значений периодов генерируемых функций и большое число значений базисных функций.

Поскольку формирование системы дискретных базисных функций осуществляется аналогично для любых симметрических положительно определенных матриц любой размерности, то для примера рассмотрим формирование системы, состоящей из трех дискретных базисных функций.

Генератор функций работает следующим образом.

Пусть исходная действительная симметрическая положительно определенная матрица имеет вид а11 а12... а1п

А = а21 а22 а2п ап1 ап2... апп

Например, для рассматриваемого случая она имеет следующие элементы:

4 2 2

2 5 1

2 1 6

В исходном состоянии элементы матрицы А (соотношение 2) записаны в элементах

14 памяти-блока 8, в регистре 7 сдвига записан код вида "10 ... 0" (для рассматриваемого случая — "10"), причем "1" записана в первом разряде регистра 7 сдвига. Вычисление i-ro собственного значения и соответствующего ему собственного вектора будет осуществляться в течение времени нахождения "1" в

i-м разряде регистра 7 сдвига, поэтому период поступления тактовых импульсов с выхода 62 на тактовый вход регистра 7 сдвига равен времени сходимости итерационного процесса и вычисления оставшейся части компонейт собственного вектора.

В течение nepeoro периода работы генератора "1" с выхода первого разряда регистра 7 сдвига поступает на входы вторых сомножителей блоков элементов И 3.1.1 и

3.1.2. На вход второго сомножителя блока

35 3.2.1 поступает "0" с выхода второго разряда регистра 7 сдвига, в результате на выходе блока 3.2 1 формируется "0".

С поступлением последовательности синхроимпульсов с выходов 95-103 на управляющие входы l9 считывания элементов

14 памяти значения элементов матрицы А (соотношение 4) последовательно поступают на входы сумматоров-накопителей 11 вычислителей 1 и запоминаются в них.

45 Накопление в сумматорах-накопителях 11 осуществляется каждый раз при подаче на их вход нового слагаемого, На входы вторых сомножителей блоков

12 умножения всех столбцов матрицы вы50 числителей 1, кроме последнего подаются произвольные сигналы х 1, х )2. На входах вторых сомножителей блоков 12 умножения вычислителей 1 последнего столбца присутствует сигнал "1", 55 Следовательно, для реализации итерационной процедуры отыскания собственного числа i(1 матрицы А (соотношение 4) в качестве начального приближения выбирается вектор

1753464

Таким образам, в соответствии с соотношением 45

1n — 1 х 1) =у-(Д, а ) х " +ann) (?)

)=1 где (= 1,2„... n-.1) после окончания первой итерации на выходах вычислителей 1.3.1, 50

1.3.2. 1.3,3 присутствуют сигнахлй, соответствующие компонентам первого нормированного приближения первоГо собственного вектооа

„(1 1) = ((1 1)1 „(1 1). 1)

5.. 5

Затем итерационный процесс йоВтбря»- ется и после окончания второй итерации на выходах вйчислйтелей 1.3.1, 1.3.2, 1.3.3 присутствуют сигналы, соответствующив Kol4 понентам второго нормировэнйбгхб (1.0) ((1,0) (1.0) 1)

На выходе сумматора 13 последнего вычислителя 1 последней строки матрицы при этом образуется сигнал

P) =Q ... х ...пх

)=1 который является первым приближением собственнога числа А1 .

На выходе сумматора 13 последнего вы- числителя 1 1-й строки (! = 1,..., n-1) образу- 10 ется сигнал

n — 1

„(1,1), = ац „(1,0) + а,п (6)

) =1 (где l = 1, 2,..., n-1). Этот сигнал является 1-м 15 компонентом первого ненормированйого приближения первого собственного вектора матрицы А (соотношение 4)

: (1,1) ((1,1) (1,1) 41) ) . Нормирование первого приближения 20 первого вектора осуществляется путем де- ления всех его компонентов на величину. последнего компойента 4 ). TBK как в результате нормирования последняя кампо- 25 нента равна 1, то ее деление не производится и "1" поступает на входы вторых сомножителей всех блоков 12 умножения последнего столбца матрицы: вычислителей 1. Нормирование остальных; 30 компонент осуществляется и ри помощи блоков 2.1,1 и 2.1.2 путем деления компонент на величину последней компоненты

А1 ) . Сигнал с выхода блока 2.1,1 деления через блок 3,1.1 поступает на входы вторых 35 сомножителей блоков 12 умножения вйчислителей 1.2.1 и 1.3.1, т.е; вычислителей 1 первого столбца матрицы. Сигнал с выходаблока 2.1.2 деления через блок 3.1.2 поступает на вход второго сомножителя блока 12 40 умножения. вычислителя 1.3.2, т.е. вычисли- теля 1 второго столбца матрицы. хЯ» g aPxP; хх --,-", s8- Ч хР, ххх))1 1 -1 =1 (9) приближения первого собственного вектора х(1 2) - („(1 2) х (1 2)

Повторение итераций будет осуществляться до полной сходимости итерационного процесса. B результате на выходах вычислителей 1.3.1, 1.3.2, 1.3.3 присутствуют сигналы, соответствующие компонентам йормированного первого собственного вектора х(1) = (х(1)1 х(1)2 1) а на выходе сумматора 13 вычислителя 1,3,3 присутствует сигнал, соответствующий собственйому значению Х1 .

Таким образом, для матрицы А (соотношение 4) система уравнений, решаемая методом итерацйи, в соответствии с соотношениями (5(и (7) следующая: х ) =у-(4х() +2х ) +2), х ) = у- (2х() + 5х ) + 1); (8)

)1 = гх(1) +41) + 6, После реализации сходимости итерационного процесса на выходах вычислителей

1,3,1, 1.3.2, 1.3;3 будут получены знаЧения кр 1понент перхвого собственно)го вектора х" 1 = 0,8077, х("2 = 0,7720, х(1 з = 1, а на выходе сумматора 13 вычислителя 1,3.3 будет получено значение Х1 = 8,3874.

По окончании времени, необходимого для реализации сходимости итерационного процесса, импульс с выхода бб поступит на вход 28.1 блока 9 памяти и компоненты первого собственного вектора окажутся записанными в элементах 26.1.1, 26.1.2, 26.1,3 памяти. 8 следующий момент времени на тактовый вход регистра 7 сдвига поступает тактовый импульс с выхода 62, пад воздействием которого "1" из первого разряда регистра 7 сдвига сдвигается во второй разряд.

Таким образом, "1" с выхода второго разряда регистра 7 сдвига поступает на вход второго сомножителя блока 3.2.1 умножения. На входы вторых сомножителей блоков 3.1 1 и 3.1.2 умножения поступает "0" с выхода первого разряда регистра 7 сдвига, в результате на выходах блоков 3.1,1 и 3,1.2 формируется "0". :. Для определения второго собственного значения и компонент хр)1, х 2 второго собственного вектора необходимо методом итераций решить сиСтему уравнений

1753464

Для матрицы А (соотношение 4) вторая система уравнений, решаемая методом итерации, определяется 1(1з условия ортогональности векторов х(и х ) (соотношение ,г)

2). Так как

0,8077 х()1 + 0,7720 х()2 + х()з = О, 2 2

x(2)3- - 0,8077 х )1 — 0,7720 х )г. (10)

Подставляя это выражение в систему вйд а

Л1х 1=4x 1+2 х 2+х 3;

Л1 х())2 = 2 хО)1 +.5 xo)2+ х()З; O = 1,2,3)

Л1 хО З = 2 х("1 + х г + 6 хО)З (1 1) (г) и полагая х г — 1, получим х()1 = - -(2,3846 х(>+ 0,4560); j

Л2 = 1,1923 х()1+ 4,2280. J (12)

Систему (12) необходимо решить методом итерации, но для этого нужно предва рительно.сформировать коэффициенты а (соотношение 9), Для этого используются коэффициенты ai), записанные в блоке 8 памяти.

При формировании коэффициента а()» (2) с выхода 104 на вход 31 считывания элемента 26.1.1 поступает импульс и значение

0,8077 через сумматор 37 блока 15.4 поступает на дополнительный информационный вход 18 блока 8 памяти и после поступления импульса с выхода 71 на вход 21 блока 15,1 записывается в регистре 34 памяти. Затем им-: пульсс с выхода 97 поступает на вход 19 считы вайия элемейта 14.1.3 и значение 2 после поступления импульса с выхода 72 на вход 22 блока 15.1 перемножается в блоке 35 умножения со значением ОЯ077. После поступления импульсов с выхода 73 на вход 23, с выхода 74 на вход 24 блока 15,1 с его выхода зйачение — 1,6154 поступает на-вход сумматора-накопителя 11 вычислителя 1.1.1, в котором до этого хранилось значение 4, в результате чего в нем станет храниться значение а 2)» = 2,3846.

Анаяотняным образом Оорыируютоя значения а 12 = 0,4560; à 21 - 1,1923; а(2)22 ="4,2280, которые будут храниться в сумматорах-накопителях 11 вычислителей

1;1.2, 1.2;1 и 1.2.2 соответственно.

После подачи нз входы вторых сомножителей блоков 12 умножения вычислителей 1.1.1 и 1.2.1 пройзвольног-о сйгнала

x(,o)1 а на входы вторых сомножителей бло-. ков 12 умножения вычислителей 1.1.2 и 1.2.2 сигнала "1" начнатся реализация иотыеурацрионного процесса, После достижения сходи-. мостй итерационного процесса на выходе делителя 2.2.1, а соответствеййо йа выходе в) 1числителя 1.2.1 будет noiipiåíî значение х 2)1 = 0,2170, на выходе вычисл(йтаеюлюя 1.2.2 будет присутствовать сигнал x22)- 1, а на выходе сумматора 13 будет присутствовать значение Лг = 4,4867.

По окончании времени, необходимого для реализации сходимости итерационного процесса, импульс с выхода 67 поступит на вх 29.1 блока 9 памяти и компоненты х()1 (г) и х 2 второго собственного вектора окажутся записанными в элементах 26,2.1 и 26.2.2 памяти.

Компонента х 2 определяется из соотношения (10), т.е. уравнения с одним неизвестныМ с использованием известного устройства для операций над матрицами, 10 способного решать уравнения с одним неизвестным или системы из fl уравнений с и неизвестными по методу Гаусса-Жордана. В его состав входят операционные блоки

4.1.1, 4.1.2, 4.1.3, 4.1.4, элемент 5.1 задерж15 (Й = 1,2), которая представляет собой матрицу коэффициентов при неизвестных системы линейных уравнений, к которой справа дописана матрица размерности N х 1 сво25

30 бодных членов.

Таким образом, например, для решения системы из двух линейных уравнений на входы устройства будет поступать матрица

В аида

В» В1г В1з (13) В—

В21 Вгг Вгз где В», В12, В21, В22 — коэффициенты при неизвестных, а В1з, В гз — свободные члены.

Элементы матрицы В поступают на входы операционных блоков 4 построчно со

35 сдвигом на один такт под воздействием синхроимпульсов с выходов блока 6 синхронизации, т.е. первая строка поступает на первый вход операционного блока 4,1.1, начиная с первого такта, вторая строка поступает на первый вход операционного блока

4.2.1, начиная с второго такта, и т,д. На выходах операционных блоков 4.Ц (j = n, i =

1,..., и) получается семейство решений системы линейных уравнений.

Таким образом, решения системы из двух уравнений получаются на выходах oneрацйойных блоков 4.1.2 и 4.2,2. Решение

50 уравнения с одним неизвестным — на выхо де ояпвтрацяйооняного блока 4.1,1, Следовательно, при вычислении значения х(2)З будет задействован только операционный блок 4, t.1. Коэффициент при

55 неизвестном и свободный член будут вычислены блоком 15;4 блока 9 памяти.

В соответствии с (10) коэффициент при неизвестном х()з будет сформирован следующим образом. C выхода 86 на вход 24 блоки, блок 6 синхронизации. В нем выполня20 ется обработка матрицы размерности N х М

1753464 ка 15,4 блока 9 памяти поступает "1", в результате чего через сумматор 37 блока 15.4 она поступает на вход операционного блока

4.1.1.

Затем вычисляется свободный член в соответствии с (10). Синхроимпульс с выхода 104 поступает на вход 31 считывания элемента 26.1.1 памяти, с выхода 83 — на синхровход 21 блока 15.4 и значение х )ð записывается в регистр 34 памяти блока 10

15.4, Синхроимпульс с выхода 107 поступает на вход 31 считывания элемента 26,2.1 памяти, с выхода 84 — на синхровход 22 б(лока 15.4 и значение х()1 перемножается с х )1вблоке 35 перемножения блока 15,,4. 15

Синхроимпульс с выхода 85 поступает на синхровход 23 блока 15,4 и результат перемножения х()$.х()1 инвертируется в управляемом иверторе. 36 блока 15.4, после чего значение — (х )1.х()1 поступает на вход сум- 20 (1) (2) матора-накопителя 37 блока 15,4. Синхроимпульс с выхода 105 поступает на вход 31 считывания элемента 26.1,2, с выхода 83на синхровход 21 блока 15,4 и значение х()2 записывается в регистр 34 памяти блока 25

15.4. Синхроимпульс с выхода 108 поступает на вход 31 считывания элемента 26.2.2 памяти, с выхода 84 на синхровход 22 блока

15.4 и значение х()2 перемножается с х(в блоке 35 перемножения блока 15.4. Синхро- 30 импульс с выхода 85 поступает на синхровхрд 23 блока 15.4 и результат перемножения х 2.õР)2 инвертируется в управляемом инве1о)тоо(е 36 блока. 15.4, после чего значение (х 2.х 2 поступает на вход сумматора-нако- 35

Я 2) пителя 37 блока 15.4. Синхроимпульс с выхода 86 поступает на вход 24 блока 15.4 и значение, находящееся в сумматоре-накопителе 37 блока 15,4, поступает на вход опе-рационного блока 4.1.1. 40

Значение х()з = - 0,9473 с выхода операционного блока 4Л.1 поступает на информационный вход 27.3 блока 9 памяти и с поступлением синхроимпульса с выхода 68 на вход 29,2 оказывается записанным в эле- 45 менте 26,2.3 блока 9 памяти.

Таким образом, в элементах 26.2.1, 26.2.2, 26.2.3 будут записаны компоненты второго собственного вектора матрицы ( (соотношение 4): х(2)I = 0,2170, х.2)2 t, Р з 50

= - 0,9473.

По окончании времени, необходимого для вычисления компонент второго собственного вектора, с выхода 62 на тактовый вход регистра 7 сдвига поступает тактовый 55 импульс, в результате чего второй разряд регистра 7 сдвига обнуляется. Так как на вход второго сомножителя блока 3.2.1 по-: ступает "0" с выхода второго разряда регистра 7, то на выходе блока 3.2.1 формируется "0", Вычисление компонент третьего собственного вектора производится следующим образом. На входы вторых сомножителей блоков 12 умножения вычислителей 1.1.1, 1.2.1, 1 3.1 подается сиг)нал "1". С выхода блока 1.3.1 значение х(з = 1 поступает на (11 информационный вход 27.1 блока 9 памяти.

С поступлением синхроимпульса с выхода

6 ) на вход 30.1 блока 9 памяти значение х з- 1 записывается в элемент 26.3,1 памя,1) ти.

После этого осушествляется вычисление компонент (3)2 и ХДЭ с использованием соотношениф ортогональности:

0,8077 х "1a + О 7720 х >з + х1з1з - 01

0,2170 х1 11 - х 12-0, 473 х1 1з = О. 1 (14)

Так как значение х )1 = 1 вычислено и з1 записано в элементе 26,3,1 памяти, 1с систему уравнений (14) можно представить в виде

0 7720 х()2 + X()3 = — 0,8077; 1( х1 )2 — 0,9473 х()з = -0,2170. J (15)

Эта система линейных уравненйй легко решается методом Гаусса-Жордана. Поскольку коэффициенты"при неизвестных и свободные члены записаны в блоке 9 памяти, то уравнение (15) решается следующим образом.

При поступлении синхроимпульса с выхода 105 на вход 31 считывания элемента

26,1,2 памяти значение 0,7720 считывается с него и при поступлении синхроимпульса с выхода 86 на вход 24 блока 15.4 через сумматор 37 блока 15.4 значение 0,7720 поступает на вход операционного блока 4.1.1, При поступленйи Синхроимпульса с выхода 108 на вход 31 считывания элемента

26,2.2 памяти значение "1" считывается с него и при поступлении.синхроимпульса с выхода 90 на вход 24 блока 15.5 через сумматор 37 блока 15.5 значение "1" поступает на вход операционйого блока 4.2 1.

Аналогичным образом считываются значения "1" из блока 26.1.3 памяти и значение - 0 9473 из блока 26.2.3 памяти и поступает на входы операционных блоков

4.1.1 и 4.2.1. Аналогично счйтывэются значения 0,8077 и 0,2170 и после инвертирования в управляемых инверторах 36 блоков 15.4 и

15.5 поступают на входы операционных блоков 4.1.1 и 4.2.1 соответственно, В соответствии с алгоритмом работы операционных блоков 4 на выходах бло-. ков 4,1.2 и 4,2.2 будут сформированы соотретственно значения х " 2 -. - 0,5673 и х(з - - 0,3698, поступающие на входы 27.2 и 27,3 соответственно блока 9 памяти.

1753464

С поступлением синхроимпульса с выхода 70 на вход 30.2 блока 9 памяти значение — 0,5673 окажется записанным в элементе 26.3.2, а значение — 0,3698 —,в элементе 26.3.3 памяти. 5

Таким образом, в элементах 26.3.1, 26.3.2 и 26.3,3 будут записаны компоненты третьего собственного вектора матрицы (соотношение 4): х $ = 1, x 2 = - 0,5673, х@3

--0,3698, На этом процесс вычисления ком-- 10 понент собственных векторов матрицы А (соотношение 4) заканчивается. Значения компонент собственных векторов хранятся в блоке 9 памяти.

В дальнейшем си "роимпульсы с выхо- 15 да 113 блока 6 синхронизации поступают на тактовый вход регистра 10 сдвига. С остальных выходов блока 6 синхронизации синхроимпульсы не подаются.

Формула изобретения

Генератор функций, содержащий матрицу вычислителей, первую группу блоков деления и блок синхронизации, причем входы задания начального приближения группы генератора соединены с первыми информационными входами соответствующих вычислителей первой строки матрицы, первый выход вычйслителя i-A(i = 1-P-1, P— порядок квадратной матрицы коэффициентов) строки матрицы соединены с первым информационным входом соответствующего вычислителя (i + 1)-й строки матрицы, второй выход вычислителя i-го столбца матрицы соединен с вторым информационным входом соответствующего вычислителя (l+ 1)-го столбца матрицы, вторые информационные входы вычислителей первого столбца матрицы соединены с входом логического нуля генератора, вход запуска которого соединен с входом блока синхро5 низации, отл и-чаю щийсятем,что,с целью расширения области применения путем генерирования дискретных базисных функций, он содержит регистр сдвига, с первой по (Р-1)-й группы блоков элементов И, с второй по (P-1)-ю группы блоков деления, первый и второй блоки памяти, матрицу операционных блоков, с первого по (P-2)-й элементй задержки и кольцевой регистр сдвига. причем второй выход вычислителя (i+ 1)-й строки (1 + 1)-го столбца матрицы соединен с входами делителя блоков выделения (P-i)-й группы, вход делимого j-го блока деления (j = 1-P-i)i-й группы соединен с вторым выходом вычислителя j-й строки (P-i+ 1)-го столбца матрицы выход

30

40

В ортогональности функций легко убедиться посредством умножения одной из них на любую из двух других.

Функции $ (т), Sz(t), $ф), будучи попар- 55

В регистре 10 сдвига перед началом работы генератора функций был записан код вида "10;,.0" (для рассматрйваемого случая — "100"), причем "1" записана в первом разряде регистра 10 сдвига. ПоскольКу на тактовый вход регистра 10 сдвига, замкнутого в кольцо цепью обратной связи, поступает периодическая последовательность импульсов с выхода 113 блока 6 синхронизации, то "1", перемещаясь из разряда в разряд регистра 10 сдвига, управляет формированием дискретных базисных функций на выходах генератора, так как выходы разрядов регистра 10 сдвига подключены к входам 31 считывания элементов 26 памяти блока 9. При этом первый разряд регистра

10 сдвига подключен к входам 31 считывания элементов 26.1.1, 26.2,1, 26,3.1, второй разряд — к входам 31 считывания элементов

26.1.2, 26.2.2, 26,3.2, третий разряд — к входам 31 считывания элементов 26,1.3, 26.2.3, 26.3.3. Так как регистр 10 сдвига замкнут в кольцо цепью обратной связи, на выходах блока 9 памяти будет формироваться, пери одически повторяясь, система кусочно-постоянных дискретных базисных функций

Ь(т), Sz(t), Sq(t);

$t(t) = (0.8077, О,?720, 1);

$2(т) = (0,2170, 1, - 0,9473);

Sa(t) = (1, - 0,5673, - 0,3698).. но ортогональными, линейно независимы между собой. Таким образом, построен ортогональный базис трехмерного пространства, состоящий из собственных векторов матрицы А.

Таким образом, генератор осуществляет формирование дискретных базисных функций.

Аналогичным образом при введении любой исходной действительной симметрической положительно определенной матрицы в блок 8 памяти на выходах генератора формируется другая система дискретных базисных функций, При увеличении размерности йсходных. матриц число дискретных базисных функций увеличивается. При этом значения периодов генерируемых функций и число значений базисных функций имеют весьма широкий набор, что позволяет повысить точность решения задач обобщенного спектрального анализа и синтеза путем лучшего согласования длины периода обрабатываемого сигнала с длиной периода базисных функций и представления сигнала малым числом коэффициентов преобразования по системе базисных функций, 1753464

18

j-го блока деления i-й группы соединен с блока памяти, первый информационный первым входом элементов И j-го блока i-й вход операционного блока K-й и (К = 1-P-2) группы, вторые входы блоков элементов И строки M-ro (M - 2-P-1) столбца матрицы

i-й группы соединены с выходом t-го разря- соединен с первым выходом операционного да регистра сдвига, выходы блока синхрони- 5 блока (К+ 1)-й строки (М-1)-го столбца матзации соединены соответственно с рицы, первыйинформационный входоператактовыми входами операционных блоков ционного блока (P-2)-й строки M-го столбца ,матрицы, с тактовыми входами с первого по . матрицы подключен к выходу Ч-го элемента (Р-2)-й элементов задержки, с входом разре- задержки, информациснный вход которого шения сдвига регистра сдвига, с входами 10 подключен к второму выходу операционноразрешения записи первого блока памяти, ": го блока(Р-1)-й строки(М-1)-го столбца матс входами разрешения записи второгобло- -рицы, второй информационный вход ка памяти, с тактовыми входами nepsoro и операционного блока M-й строки i-го столбвторого блоков памяти, с входами раЗреше- . ца матрицы подключен к второму выходу ния считывания первого и второго блоков 15 операционного блока (M-1)-й строки i-ro памяти и с входом разрешения сдвига коль-: столбца матрицы, входы значения компоцевого регистра сдвига, выходы j-.х блоков . нент исходной матрицы группы генератора элементов И с первой по (Р-1)-ю групп сое- соединены соответственно с информациондинены с первым информационным входом ными входами группы первого блока памявычислителя ()+ 1)-й строки j-ro столбца мат- 20 ти, выходы которого соединены с третьими рицы, выходы вычислителей последней информационными входами вычислителей строки матрицы соединены с соответствую- соответствующих строк матрицы, К-й выход щими информационными входами втОрого второго блока памяти соединен с (К-М)-м блока памяти, первый информационный дополнительным информационным входом входоперационного блока I-й строки перво- 25 группы первого блока памяти, выходы разго столбца матрицы соединен с 1-м выходом . рядов кольцевого регистра сдвига соединен второго блока памяти, первые выходы опе- .с соответствующими входами разрешения рационных блоков 1-й строки S-x (S = I-Р-1) считывания второго блока памяти, выходы столбцов матрицы соединены с (P-1+ 1)-м которого являются выходами группы генеинформационным входом группы второго ЗО ратора, 1753464

1753464

1753464

1753464

57

Я

ХУ бд

У бЗ дХ

У б7

У

7f .78

73

74

75 д 20

®tl8 . f1

1753464

1753464

Я

У7

98

УР

1ф

1Р1

108

f63

10J

Юб

1д7

1®

ЮУ тп

1Р

1Q . 1f3

0 Я

Составитель С.Турко

Техред M.Mîðãåíòàë

Корректор М.Максимишинец

Редактор Л.Гратилло

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина. 101

Заказ 2768 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.,4/5