Последовательный сумматор

Авторы патента:

G06F7/49 - для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями

Изобретение относится к автоматике и вычислительной технике и предназначено для построения отказоустойчивых устройств обработки и контроля последовательных кодов в реальном масштабе времени. Целью изобретения является расширение функциональных возможностей за счет обнаружения ошибок. Последовательный сумматор содержит элементы 4 задержки , элементы И 5, 6, элемент ИЛИ 7 и мажоритарный элемент 9. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧ Е СКИХ

РеспуБлик (я)5 G 06 F 7/49

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1341633 (2 1) 4845225/24 (22) 23.05.90 (46) 23.08.92. Бюл. N 31 (72) А.В. Ткаченко (56) Авторское свидетельство СССР

N 1341633, кл. G 06 F 7/49, 1986. (54) ПОСЛЕДОВАТЕЛЬНЫЙ СУММА ГОР (57) Изобретение относится к автоматике и вычислительной технике и предназначено. Ж 1756882 А2

2 для построения отказоустойчивых устройств обработки и контроля последовательных кодов в реальйом масштабе времени, Целью изобретения является расширение функциональных. возможностей за счет обнаружения ошибок. Последовательный сумматор содержит элементы 4 задержки, элементы И 5, 6, элемент ИЛИ ? и мажоритарный элемент 9. 1 ил.

Формула изобретения

Последовательный сумматор по авт. св.

N 1341633; отличающийся тем, что, с целью расширения функциональных возмо>кностей путем обнаружения ошибок, он содержит мажоритарный элемент, причем выходы с первого по третий элементов задержки соединены с соответствующими входами мажоритарного элемента, выход которого является выходом ошибки сумматорэ, тактовый вход которого соединен с тактовыми входами с первого по третий элементов задержки, С оста вител ь А.Ткачен ко

Техред M,Ìoðãåíòàë Корректор Е.Папп

Редактор 0,Хрипта

Заказ 3088 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Изобретение относится к автоматике и вычислительной технике, предназначено для построения отказоустойчивых устройств обработки с самоконтролем последовательных кодов в реальном масштабе 5 времени и является усовершенствованием изобретения по авт, св, N 1341633.

Известен последовательный сумматор, содержащий два элемента И, элемент ИЛИ, первый, второй и третий элементы задерж- 10 ки, .выход первого элемента И соединен с информационным входом первого элемента задержки, выход которого соединен с первым вхбдом второго элемента И, выход которого соединен с первым входом элемента 15

ИЛИ. второй вход которого соединен с входом третьего элемента задержки, первый и второй входы первого элемента И и третий и четвертый входы элемента ИЛИ соединены соответственно с входами первого и вто- 20 рого операндов сумматора, выход первого элемента задержки соединен с информационным входом второго элемента задержки, выполненного в виде триггера. вход установки которого соединен с входом цикличе- 25 ского тактирующего сигнала сумматора и вторым входом второго элемента И, выход второго элемента задержки соединен с информационным входом третьего элемента задержки, выход которого соединен с пя- 30 тым входом элемента ИЛИ, выход которого соединен с выходом сумматора.

Недостаток сумматора вЂ” узкие функциональные возможности, не позволяющие обнаруживать ошибки в работе. 35

Цель изобретения вЂ” расширение функциональных возможностей за счет обнаружения ошибок в работе сумматора;

Сущность изобретения состоит в технической реализации процедуры PiPi+1ч Р Рнгч40 Р1+1Р +, где Рь Р;+1 и Pi+2 вЂ” сигналы йереносоВ соответствейно в I, I+1 и I+2 тактах работы сумматора, Это обеспечивается введением мажоритарного элемента, . инициирующего сигнал ошибки на своем выхо- 45 де.

На чертеже представлена схема последовательного сумматора.

Последовательный сумматор содержит входы 1 и 2 соответственно первого и второго операнда, выход 3, элементы 41, 4z, 43 задержки. элементы И 5 и 6, элемент ИЛИ

7, цикловой вход 8 сумматора, мажоритарный элемент 9, выход 10 ошибки сумматора и тактовый вход 11 сумматора, Выход элемента И 5 соединен с информационным входом элемента 41 задержки, выход которого соединен с первым входом элемента И 6, выход которого соединен с первым входом элемента ИЛИ 7, второй вход которого соединен с выходом элемента

43 задержки. Первый и второй входы элемента И 5 и третий и четвертый входы элемента ИЛИ 7 соединены соответственно с входами 1 и 2 сумматора. Выход элемента

41 задер>кки соединен с информационным входом элемента 42,.выполненного в виде триггера, вход установки которого соединен с входом 8 сумматора и вторым входом элемента И 6. Выход элемента 4г задержки соединен с информационным входом элемента 4з задержки, выход которого соединен с пятым входом элемента ИЛИ 7, выход которого соединен с выходом 3 сумматора, Выходы элементов 41, 42 и 43 задержки соединены с соответствующими входами мажоритарного элемента 9, выход которого является выходом 10 сумматора, вход 11 .. которого соединен с тактовыми входами элементов 41 вЂ” 43 задержки.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Устройство для сложения и вычитания чисел по модулю // 1755275

Устройство для вычислений в поле галуа gf (2 @ ) // 1753470

Сумматор по модулю три // 1751747

Изобретение относится к области вычислительной техники и микроэлектроники и предназначено дли систем контроля в автоматике и вычислительной технике

Четырехзначный умножитель элементов поля галуа gf(2 @ ) // 1737443

Изобретение относится к вычислительной технике и кибернетике и может быть использовано в цифровых вычислительных машинах и системах, видеои звуковых цифровых системах, а также в системах кодирования информации, устройствах обнаружения и исправления ошибок кодов Рида-Соломона

Вычислительное устройство по произвольному модулю // 1737442

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей

Устройство для сложения чисел по модулю три // 1734090

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах контроля арифметических устройств, а также в устройствах, работающих в системе остаточных классов

Сумматор логарифмических кодов // 1730619

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых вычислительных машин

Устройство для умножения элементов конечного поля gf(2 @ ) при м @ 3 // 1728858

Изобретение относится к специализированным устройствам вычислительной техники и может быть использовано в кодирующих и декодирующих устройствах, работающих с элементами конечных полей полиномов GF(2m) при m S 3, например в устройствах системы компакт-диск

Устройство для параллельного сложения чисел, представленных в двоичной знакоразрядной системе счисления // 1727120

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах и устройствах, работающих в избыточной двоичной системе счисления с цифрами-1,6,1

Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2109325

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Устройство для сложения и вычитания чисел по модулю // 2109326

Устройство для сложения чисел по модулю // 2110087

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Устройство для сложения n чисел по модулю // 2131618

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления

Способ полного сложения - вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2132566

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Устройство для вычитания по модулю // 2133495

Устройство для умножения чисел по модулю // 2137181

Устройство для умножения по модулю семь // 2143722

Изобретение относится к вычислительной техникe и может быть использовано для построения систем передачи и переработки дискретной информации

Устройство для сложения и вычитания чисел по модулю // 2145112

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в многоступенчатой системе остаточных классов

Устройство умножения // 2148270

Изобретение относится к вычислительной технике, а именно к цифровой обработке сигналов и данных и решению задач математической физики, и может найти применение в конвейерных потоковых машинах и многопроцессорных вычислительных машинах