Управляемый формирователь импульсов

 

Изобретение относится к импульсной технике. Целью изобретения является расширение функциональных возможностей управляемого формирователя импульсов. Для этого в формирователь, содержащий два цифрозналоговых преобразователя 1,2, три операционных усилителя 3-5, элемент НЕ 6, пять транзисторных ключей 7-11, два конденсатора 12, 13, шесть резисторов 14-19, схему 22 сравнения, триггер 23, мультиплексор 24, буферный усилитель 25, стабилизатор 26 напряжения, источник 27 опорного напряжения, два элемента И-ЫЕ 28, 29, введены три элемента ИЛИ 41-43, третий элемент И-НЕ 44, два резистора 39, 40, два диода 37,38. Изобретение обеспечивает формирование программным путем сложных импульсов, предназначенных для программирования микросхем, постоянных запоминающих устройств и программируемых логических матриц. 2 ил.

COi03 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

6g cg( (5Ц5 Н 03 К 5/01

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4797420/21 (22) 08,01.90 (46) 23,08.92, Бюл. N 31 (71) Пермское научно-производственное обьединение "Парма" (72) В.Р.Рассомагин, Л.B.Tóíåâ и С.Ю.Усти(56) Дианов А.П„Щелкунов Н.Н, Модуль программирования микросхем 113У. — Микропроцессорные средства и системы, 1985, N..3, с, 81, рис, 3, Авторское свидетельство СССР

N 1596441, кл. Н 03 К 3/01, 1990. (54) УПРАВЛЯЕМЫЙ ФОРМИРОВАТЕЛЬ

ИМПУЛЬСОВ (57) Изобретение относится к импульсной технике. Целью изобретения является расширение функциональных возможностей

SU 1757086 А1 управляемого формирователя импульсов.

Для этого в формирователь, содержащий два цифроаналоговых преобразователя 1, 2, три операционных усилителя 3-5, элемент

НЕ 6, пять транзисторных ключей 7-11, два конденсатора 12, 13, шесть резисторов

14-19, схему 22 сравнения, триггер 23, мультиплексор 24, буферный усилитель 25, стабилизатор 26 напряжения, источник 27 опорного напряжения, два элемента И-НЕ

28, 29, введены три элемента ИЛИ 41-43, третий элемент И-HE 44, два резистора 39, 40, два диода 37, 38. Изобретение обеспечивает формирование программным путем сложных импульсов, предназначенных для программирования микросхем, постоянных запоминающих устройств и программируемых логических матриц. 2 ил.

1757086

Изобретение относится к импульсной технике и может быть использовано в качестве управляемого формирователя импульсов в устройствах программирования микросхем постоянных запоминающих устройств и программируемых логических матриц.

Цель изобретения — расширение функциональных возможностей управляемого формирователя импульсов.

На фиг. 1 приведена функциональная схема управляемого формирователя импульсов; на фиг, 2 — временные диаграммы, поясняющие принцип формирования импульсов.

Управляемый формирователь импульсов содержит первый 1 и второй 2 цифроаналоговые преобразователи, первый 3, второй 4 и третий 5 операционные усилители, элемент НЕ 6, первый 7, второй 8, третий

9, четвертый 10 и пятый 11 транзисторные ключи, первый 12 и второй 13 конденсаторы, первый 14, второй 15, третий 16, четвертый 17, пятый 18 и шестой 19 резисторы, первый вход 20 запуска, первую группу 21 информационных входов, схему 22 сравнения, триггер 23, мультиплексор 24, буферный усилитель 25, стабилизатор 26 напря>кения, источник 27 опорного напряжения, первый 28 и второй 29 элементы

И-НЕ, плюсовую шину 30, аналогового пита" ния, шину 31 аналоговой земли, вход 32 разрешения, шину 33 цифровой земли, первую плюсовую шину 34 цифрового питания, вторую группу 35 информационных входов, выход 36, первый 37 и второй 38 диоды, седьмой 39 и восьмой 40 резисторы, первый

41, второй 42 и третий 43 элементы ИЛИ, третий элемент И-НЕ 44, второй вход 45 запуска, вход 46 напряжения программирования, вход 47 установки в третье состояние выхода 36 формирователя и вторую плюсовую шину 48 цифрового питания, Вход элемента НЕ 6 является первым входом запуска устройства, первая группа

21 информационных входов устройства подключена к группе информационных входов первого цифроаналогового преобразователя 1, первый и второй вывод первого резистора 14 подключены соответственно к эмиттерному и базовому выводам первого транзисторного ключа 7, Первый вывод шестого резистора 19 соединен с входом разрешения мультиплексора 24, с первыми выводами четвертого 17 и пятого 18 резисторов и подключен к плюсовой шине 30 аналогового питания, второй вывод шестого резистора 19 подключен к первому входу третьего операционного усилителя 5 и коллекторному выводу четверто30 5 триггера 23, вход сброса которого соединен с выходом элемента НЕ 6, инверсный выход триггера 23 — с первым входом второго элемента И-НЕ 29, вторые входы первого 28 и второго 29 элементов И-НЕ подключены к входу 32 разрешения устройства, выходы первого 28 и второго 29 элементов И-НЕ соединены соответственно с первым и вторым управляющими входами мультиплексора 24, третий и четвертый информационные входы первой группы информационных входов которого соединены с выходом nepaoro операционного усилителя 3, с вторым входом схемы 22 сравнения, с третьим выводом первого цифроаналогового преобразователя 1, Выход второго операционного усилителя 4 соединен с вторым входом третьего операционного усилителя 5 и третьим BblBo дом второго цифроаналогового преобразователя 2, первый и второй аналоговые выходы первого 1 и второго 2 цифроаналоговых преобразователей подключены соответственно к первым и вторым входам первого 3 и второго 4 операционных усилителей, входы опорного напряжения первого 1 и второго 2 цифроаналоговых преобразователей подключены к выходу источника 27 опорного напряжения. Группа информационных входов второго цифроаналогового преобразователя

2 является второй группой информацион ных входов 35 устройства.

ro транзисторного ключа 10, базовый вывод которого соединен с выходом третьего операционного усилителя 5, а эмиттерный вывод подключен к первому выводу третьего резистора 16, к первому выводу первого конденсатора 12, к первому входу схемы 22 сравнения, к второму информационному входу первой группы информационных входов мультиплексора 24 и к коллекторному выводу третьего транзисторного ключа 9, эмиттерный вывод которого соединен с первым выводом второго конденсатора 13, с вторым выводом первого конденсатора 12, с эмитте рным выводом пятого транзисторного ключа 11, с вторым и третьим информационными входами второй группы информационных входов и с первым информационным вхоцом первой группы информационных входов мультиплексора 24, с

20 первыми входами первого 3 и второго 4 операционных усилителей и подключен к шине

31 аналоговой земли, второй вывод третьего резистора 16 соединен с коллекторным выводом пятого транзисторного ключа 11, базовый вывод которого соединен с вторым выводом четвертого резистора 17, с выходом схемы 22 сравнения и с синхровходом

1757086

Первый и четвертый информационные входы второй группы информационных âõîдов мультиплексора 24 соединены с вторым выводом пятого резистора 18, первый выход мультиплексора 24 подключен к первому входу буферного усилителя 25 и к второму выводу второго конденсатора 13, второй вывод мультиплексора 24 подключен к базовому выводу третьего транзисторного ключа 9, выход буферного усилителя 25 соединен с его вторым входом и с входом стабилизатора 26 напряжения, выход которого соединен с эмиттерным выводом первого транзисторного ключа 7, базовый вывод которого соединен с первым выводом второго резистора

15, второй вывод которого соединен с вйходом первого элемента ИЛИ 41, минусовой и плюсовой выводы питания стабилизатора

26 напряжения подключены соответственно к шине 33 цифровой земли и к первой плюсовой шине 34 цифрового питания, катоды первого 37 и второго 38 диодов соединены с выходом третьего элемента ИЛИ 43 и являются выходом 36 формирователя, а аноды соединены соответственно с коллекторными выводами первого 7 и второго 8 транзисторных ключей, эмиттерный вывод второго транзисторного ключа 8 соединен с первым выводом седьмого резистора 9 и является входом 46 напряжения программирования, базовый вывод второго транзисторного ключа 8 соединен с вторым выводом седьмого резистора 39 и с первым выводом восьмого резистора 40, второй вывод которого подключен к выходу второго элемента ИЛИ 42, вход которого является вторым входом 45 запуска формирователя и соединен с первым входом третьего элемента И-HE 44, второй вход которого соединен с первым входом 20 запуска, с первым входом первого элемента И-HE 28 и с входом первого элемента ИЛИ 41, выход третьего элемента И-НЕ 44 соединен с первым вхбдом третьего элемента ИЛИ 43, второй вход которого является входом 47 установки в третье состояние выхода 36 формирователя, а установочный и информационный входы триггера 23 подключены к второй плюсовой шине 48 цифрового питания.

Управляемый формирователь импульсов работает следующим образом, В исходном состоянии сигналы запуска, поступающие на первый 20 и второй 45 входы формирователя, находятся в уровне логической единицы (фиг,2. вх, 20, 45). На вход

20 запуска в процессе работы поступают запускающие импульсы, предназначенные для преобразования и открывания первого транзисторного ключа 7, а на вход 45 запуска — импульсы, предназначенные для от5

10 ляемого формирователя импульсов — уровень логического нуля (фиг. 2, вых, 36). Вне зависимости от поступления на вход 46 напряжения программирования второй

15 транзисторный вход 8 закрйт, TBK как выход второго элемента ИЛИ 42 находится в единичном состоянии (первый 41, второй 42 и третий 43 элементы ИЛИ имеют открытый коллекторный вывод)..

20 Сигнал разрешения формирования дли30

50 крывания (закрывания) второго транзисторного ключа 8 и передачи на выход 36 (фиг. 2, вых,36) напряжения с входа 46 напряжения программирования V2 (фиг. 2, вх 46). Сигнал с входа 47 установки в третье состояние выхода формирователя (фиг.2, вх. 47) поступает нулевым уровнем на второй sxoy, третьего элемента ИЛИ 43, и так как на его первом входе уровень логического нуля, то на его выходе и далее на выходе 36 упDBRтельности фронта, поступающий на вход 82 разрешения (фиг. 2, вх, 32), и сигналы информационных входов первого 1 и второго

2 цифроаналоговых преобразователей, поступающие соответственно на вход 32 разрешения, в первую 21 и вторую 35 группы информационных входов управляемого формирователя импульсов, находятся в состоянии логического нуля. Нулевой уровень сигнала "Разрешение" поступает на вторые входы первого 28 и второго 29 элементов

И-НЕ и устанавливает их выходы в единичное состояние. При этом напряжение глюсовой шины 30 аналогового питания (15 Б) поступает через ограничивающий резистор

18, через четвертый информационный вход второй группы информационных входов мультиплексора 24 и с его второго выхода на базовый вывод третьего транзисторного ключа 9, открывает его и разряжает первый конденсатор 1? до уровня-напряжения чины

31 аналоговой земли за вычетол падения напряжения на открытом третьем транзисторном ключе 9. Напряжение. равное напряжению выхода первого операционного усилителя 3 (равное нулю, так как код, поступающий в группу информационных входов первого цифроаналогового преобразовате-. ля 1, состоит из нулей), поступает через четвертый информационный вход первой группы информационных входов мульт.плексора 24 на его первый выход, дал, . на вход буферного усилителя 25, с его выхода на вход дифференциального усилителя (не показан) стабилизатора 26 напряжения, при этом на выход стабилизатора 26 напряжения поступает напряжение, прямо пропорциональное напряжению, поступающему на его вход, но отвязанное от аналогового питания (вывод питания стабилизатора 26 на15

50 пря>кения подключен к первой плюсовой шине 34 цифрового питания (30 В) (фиг, 2, вых, 26}. Напряжение выхода стабилизатора .6 напряжения не поступает Hà выход 36 управляемого формирователя импульсов, так как сигнал "Запуск" первого и::ода 20 запуска находится в состоянии логической единицы, выход первого 41 элемента ИЛИ— также в состоянии логической единицы.

Уровень логической единицы с выхода первого элемента ИЛИ 41 также поступает через второй резистор 15 на базовый вывод первого транзисторного ключа 7 и закрывает его. Уровень напряжения разряженного первого конденсатора 12 поступает на первый.(неинвертирующий) вход схемы 22 сравнения, и тэк как на ее втором (инвертирующем) входе уровень напря>кения равен нулю, то ныход схемы 22 сравнения находится в состоянии логической единицы, открывает пятый транзистор 11 и дополнительно включает цепь разрядки первого конденсатора 12, Триггер 23 находится н нулевом состоянии, так как Hà его вход сброса с выхода элемента НЕ 6 поступает уровень логического нуля.

При поступлении в группу информационных входов 21 управляемого формирователя импульсов какой-либо кодовой комбинации и далее в группу информационных входов первого аналого-цифрового преобразователя 1, а затем аналогового напряжения с его nepaoro и второго аналоговых выходов на первый и второй входы первого операционного усилителя 3, а с его выхода на второй (инвертирующий) вход схемы 22 сравнения и через четвертый информационный вход первой группы информационных axo+oa мультиплексора 24 на его первый выход и далее через буферный усилитель 25 на вход дифференциального усилителя (не показан} стабилизатора 26 напряжения, на выход стабилизатора 26 напряжения подается напряжение 01, пропорциональное входному, Далее, если поступит отрицательный перепад импульса запуска на вход 20 запуска, то выход элемента

НЕ 6 устанавливается в уровень логической единицы, а выход первого элемента

ИЛИ 41 — в уровень логического нуля, при этом открывается первый транзисторный ключ 7, а на выход 36 формирователя импульсов. поступает напряжение с выхода стабилизатора 26 напряжения (фиг.2, вых 36), Кроме того, единичный уровень с выхода элемента НЕ 6, поступая на вход сброса триггера 23, разрешает его работу. Таким образом, при отсутствии единичного уровня сигнала "Разрешение" на выход 36 управляемого формирователя импульсов в течение времени действия запускающего импульса подается уровень напряжения, снимаемого с выхода стабилизатора 26 напряжения (фиг. 2, Bbix 36), При переходе уровня запускающего импульса из состояния логического нуля в состояние логической единицы первый транзисторный ключ 7 закрывается и на выход 36 управляемого формирователя импульсов подается напряжение, равное нулю, а триггер 23 устанавливается в нулевое состояние.

При работе управляемого формирователя импульсов в режиме формирования длительности фронта в первую 21 и вторую 35 группы информационных входов формирователя импульсов подаются кодовые комбинации, соответствующих необходимым уровням напряжений выходов первого 3 и второго 4 операционных усилителей, которые могут быть проверены с помощью подключения третьих выводов (выводов резисторов обратной связи) первого 1 и второго 2 цифроаналоговых преобразователей к соответствующей аппаратуре (не показана) ЭВМ. При поступлении сигнала "Разрешение" на вход 32 разрешения единичным уровнем (фиг,2, вх. 36) разрешается работа первого 28 и второго 29 элементов И-НЕ.

Так как сигнал "Запуск", поступающий на вход 20 запуска, находится в уровне логической единицы (фиг,2, вх, 20), то выход элемента I-1Е 6 установлен в нулевое состояние и держит триггер 23 в состояние логического нуля. Выходы первого 28 и второго 29 элементов И-НЕ также находится в состоянии лотического нуля, В этой ситуации на nepBbIll и второй выходы мультиплексора 24 подаются соответственно уровни напря>кения шины 31 аналоговой земли через первый информационный вход первой группы информационных входов мультиплексора

24 и плюсовой шины 30 аналогового питания через пятый резистор 18 и далее через первый инфо рмационн ый вход второй группы информационных входов мультиплексора 24. Таким образом, в этот момент на выход стабилизатора 26 напряжения описанным путем подается уровень напряжения, равный нулю (фиг.2, вых. 26), а на первый вход (неинвертирующий) схемы

22 сравнения — напряжение разряженного первого конденсатора 12.

Выход схемы 22 сравнения находится в нулевом уровне, так как на втором (инвертирующем) входе схемы 22 сравнения уровень напряжения выше, чем на его первом (неиннертирующем) входе, и закрывает пятый транзисторный ключ 11. Триггер 23 находится в нулевом состоянии, так кэк зажат по

1757086

10

25

30 вых, 26, 36). Когда первый конденсатор 12 40

50 входу сброса. При переходе запускающего импульса в уровень логического нуля выход элемента НЕ 6 устанавливается в уровень логической единицы и разрешает работу триггера 20. но первый элемент И-НЕ 28 зажигается по его первому входу. Выход первого элемента И-НЕ 28 переключает информационные входы мультиплексора 24.

При этом напряжение шины 31 аналоговой земли через второй информационный вход второй группы информационных входов мультиплексора 24 с его второго выхода подается на базовый вывод третьего транзисторного ключа 9 и закрывает его, Первый конденсатор 12 начинает заряжаться от плюсовой шины 30 аналогового питания через шестой резистор 19 и через четвертый транзисторный ключ 10 (шестой резистор 19 выбран с малым температурным коэффициентом и является прецизионным, поэтому ток заряда первого конденсатора 12 постоянный и прямо пропорционален напряжению выхода второго операционного усилителя 4, т,е, заряд происходит с помощью источника постоянного тока, выполненного на шестом резисторе 19, четвертом транзисторном ключе 10 и третьем операционном усилителе 5).

Одновременно с началом заряда конденсатора напряжение с него подается на первый (неинвертирующий) вход схемы 22 сравнения и на второй информационный вход первой группы информационных входов мультиплексора 24, а с его первого выхода через буферный усилитель 25 и стабилизатор 26 напряжения на эмиттерный вывод открытого запускаю цим импульСом первого транзисторного ключа 7 и далее на выход 36 формирователя импульсов (фиг.2, зарядится до напряжения, установленного на второй (инвертирующий) вход схемы 22 сравнения, выход схемы 22 сравнения установится в уровень логической единицы и откроет пятый транзисторный ключ 11, который начнет медленно, так как третий резистор 16 выбран большим, разряжать первый конденсатор 12, Это делается для целей отслеживания — поддержания напряжения на первом конденсаторе 12 постоянным на общее время переключения триггера 23 и мультиплексора 24, Выход схемы 22 сравнения положительным фронтом единичного уровня также устанавливает триггер 23 в единичное состояние, так как на его информационном входе уровень шины 48 (5 B), Инверсный выход триггера 23 зажимает второй элемент

И-НЕ 29, выход которого производит переключение информационных входов мультиплексора 24. При этом на второй выход мультиплексора 24 начинает поступать напряжение плюсбвой шины 30, аналогичного питания с четвертого информационного

5 входа второй группы информационных входов мультиплексора 24, а на первый выход — напряжение выхода первого операционного усилителя 3, которое поступает описанным способом на выход 36 управляемого формирователя импульсов (фиг.2, вых

36), Выход схемы 22 сравнения устанавливается в нулевое состояние, так как первый конденсатор 12 начал разряжаться. По переходу импульса запуска на первом входе

5 20 запуска из нулевого состояния в единичное (фиг.2, вх. 20) аналогично описанному первый транзисторный ключ 7 закрывается, а на выход 36 формирователя поступает уровень напряжения выхода третьего элемента

ИЛИ 43 (фиг. 2, вых, 36). Триггер 23 нулевым уровнем с выхода элемента НЕ 6 устанавливается в нулевое состояние, при этом схема переходит в исходное состояние.

При подаче импульса запуска на второй вход 45 запуска (фиг,2, вх. 45) выход второго элемента ИЛИ 42 устанавливается в нулевое состояние, второй транзисторный ключ

8 открывается и на выход 36 формирователя через второй диод 38 поступает напряжение

U2 с входа 46 напряжения программирования (фиг.2, вх, 46, вых. 36), В момент поступления импульсов запуска на первый 20 или второй 45 входы запуска нулевыми уровнями выход третьего

5 элемента И-НЕ 44 устанавливается в единичное состояние. Этот уровень поступает на первый вход третьего элемента ИЛР) 43 и отключает его выход в третье состояние, Аналогичное воздействие оказывает подача уровня логической единицы на вход 47 уста- новки третьего состояния выхода третьего элемента ИЛИ 43 (фиг,2, вх. 47, вых. 36).

Напряжения с коллекторных выводов первого 7 и второго 8 транзисторных ключей могут поступать на выход 36 формирователя соответственно через первый 37 и второй 38 диоды как раздельно, так и одновременно (фиг.2, вых. 36). Для программирования логических матриц, например, необходимо вначале подать на второй вход 45 импульс запуска„ затем — на первый вход 20 рез время, определенное временными диаграммами (не показаны). Далее, сначала снимается импульс запуска с первого входа 20

5 запуска, а затем — с второго входа 45 запуска, При этом амплитуда импульса, поступающего с коллекторного вывода первого транзисторного ключа 7 (напряжение U1), должна быть больше амплитуды импульса, поступающего с коллекторного вывода вто1757086

2О

ЗО

4О рого транзисторного ключа 8 (напряжение 02).

Таким образом, предлагаемый форми< ователь обеспечивает формировал å прогоаммным путем сложных импульсов, предназначенных для программирования микросхем постоянных запоминающих устройств и программируемых логических матриц.

Формула изобретения

Управляемый формирователь импульсов, содержащий первый и второй цифроаналоговые преобразователи, первый, второй и третий операционные усилители, элемент Н Е, первый, второй, третий, четвертый и пятый транзисторные ключи, первый и второй конденсаторы, первый, второ<л, третий, четвертый, пятый и шестой резисторы, схему сравнения, триггер, мультиплексор, буферный усилитель, стабилизатор напряжения, источник опорного напряжения, первый и второй элементы И-НЕ, первый и второй выводы первого резистора соединены соответственно с эмиттерным и базовым выводами первого транзисторного ключа, вход элемента НЕ является первым входом запуска устройства, группа информационных входов первого цифроаналогового преобразователя является первой группой информационных входов устройства, первый вывод шестого резистора соединен с входом разрешения мультиплексора, с первыми выводами четвертого и пятого резисторов и подключен к плюсовой шине аналогового питания, второй вывод шестого резистора подкл|очен к первому входу третьего операционного усилителя и к коллекторному выводу четвертого транзисторного ключа, базовый вывод которого соединен с выходом третьего операционного усилителя, а эмиттерный вывод подключен к первому выводу третьего. резистора, к .первому выводу первого конденсатора, к первому входу схемы сравнения, к второму информационному входу первой руппы информационных входов мультиплексора и к коллекторному выводу третьего транзисторного ключа, эмиттерный вывод которога соединен с первым выводом второго конденсатора, с вторым выводом первого конденсатора, с эмиттерным выводом пятого транзисторного ключа, с вторым и третьим информационными входами второй группы информационных входов мультиплексора и с первым информационным входом первой группы информационных входов мультиплексора, с первыми входами первого и второго операционных усилителей и подключен к шине аналоговой земли, второй вывод третьего резистора соединен с коллекторным выводом пятого транзисторного ключа, базовый вывод которого соединен с вторым выводом четвертого резистора, с выходом схемы сравнения, вход сброса триггера подключен к выходу элемента НЕ, инверсный выход триггера соединен с первым входом второго элемента

И-НЕ, вторые входы первого и второго элементов И-НЕ подключены к входу разрешения устройства, а выходы соединены соответСтвенно с первым и вторым упр".вляющ<лми входами мультиплексора, трет<лй и четвертый информационные входы первой группы информационных входов которого соединены с выходом первого операционного усилителя, вторым входом схемы сравнения и третьим выводом первого цифроаналогового преобразователя, выход второго операционного усилителя соединен с вторым входом третьего операционного усигителя и с третьим выходом второго цифроаналогового преобразователя, первый и второй аналоговые выходы второго цифроаналоговогоо преобразователя подкл ючен ы соответственно к первому и второму входам второго о "ерационного усилителя, первый и второй аналоговые выходы первого цифроаналогового преобразователя подключены соответственно к первому и второму выходам первого операционного усилителя, входы опорного напряжения первого и второго цифроаналоговых преобразователей подключены к выходу источника опорного напряжения, группа информацлонных входов второго цифроаналогового преобразователя является второй группой инфсрмацлонных входов устройства, первый и четвертый информационные входы второй группы информационных входов мультиплексора соединены с вторым выводом пятого резистора, первый выход мультиплексора подключен к первому входу буферного усилителя и к второму выводу второго конденсатора, второй выход мультиплексора подключен к базовому выводу третьего транзисторного ключа., выход буферного усилителя соединен с его вторым входом и с входом стабилизатора напряжения, выход которого соединен с змиттерным вь<водом первого транзисторного ключа, базовый вывод которого соединен с первым выводом второго резистора, минусовой и плюсовой выводы питания стабилизатора напряжения соединены соответственно с шиной цифровой земли и с первой плюсовой шино<л цифрового питания, отличающийся тем, что, с целью расширения функциональных, возможностей, в него дополнительно введены первый, второй и третий элементы ИЛИ, третий элемент И-НЕ, седьмой и восьмой

Составитель Л. Тунев

Техред M.Моргентал Корректор С, Юско

Редактор В. Данко

Заказ 3099 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 резисторы, первый и второй диоды, катоды которых соединены с выходом третьего элемечта ИЛИ и являются выходом управляемого формирователя импульсов, а аноды соединены соответственно с коллекторными выводами первого и второго транзисторных ключей, эмиттерный вывод второго транзисторного ключа соединен с первым выводом седьмого резистора и является входом напряжения программирования, базовый вывод второго транзисторного ключа соединен с вторым выводом седьмого резистора и с первым выводом восьмого резистора, второй вывод которого подключен к выходу второго элемента ИЛИ, вход которого является вторым входом запуска формирователя и соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с первым входом запуска, с первым входом

5 первого элемента И-НЕ и с входом первого элемента ИЛИ, выход которого подключен к второму выводу второго резистора, выход третьего элемента И-НЕ соединен с первым входом третьего элемента ИЛИ, второй вход

10 которого является входом установки в третье состояние выхода формирователя, выход схемы сравйения соединен с синхровхоцом триггера, а установочнйй и информационные входы триггера подключены

15 к второй плюсовой шине цифрового питания.