Устройство синхронизации фаз двух генераторов

 

Использование: радиоизмерительная техника, синхронизация фазы одного генератора по фазе другого. Сущность изобретения: устройство синхронизации фаз содержит 2 генератора (1,2), 1 управляемую линию задержки, 1 фазовый дискриминатор 4, 1 коммутируемый зарядно-разрядный блок 5, 1 коммутируемый запоминающий блок 6, 1 триггер 7, элемент ИЛИ 8, 2 источника постоянного напряжения 9,11,2 ключа 10, 12, 1 элемент НЕ 13 и 3 пороговых элемента 14, 22, 23. Коммутируемый запоминающий блок б содержит 4 ключа 18,19, 20, 21, 2 запоминающих блока 16, 17 и кнопку 15. Поставленная цель - улучшение спектральных характеристик выходного сигнала - достигается за счет сокращения времени задержки управляемой линиизадержки и уменьшения времени переходного процесса . 1 з.п. ф-лы, 1 ил, fax (Л С VJ СЛ Ч О sQ О Фиг.1

СОЮЗ COBFTCKMX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)я Н 03 1 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4844135/09 (22) 25.06,90 (46) 23.08.92, Бюл. ¹ 31 (71) Ленинградский научно-исследовательский радиотехнический институт (72) А.Г.Козодаев, Т,Д.Быстрова и Г,Г,Новиков (56) Авторское свидетельство СССР

¹ 819975, кл, Н 03 L 7/00, 09.11,78. (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ФАЗ

ДВУХ ГЕНЕРАТОРОВ (57) Использование: радиоизмерительная техника, синхронизация фазы одного генератора по фазе другого, Сущность изобретения, устройство синхронизации фаз...!Ж„„1757099 А1 содержит 2 генератора (1,2), 1 управляемую линию задержки, 1 фазовый дискриминатор

4, 1 коммутируемый зарядно-разрядный блок 5, I коммутируемый запоминающий блок 6, 1 триггер 7, элемент ИЛИ 8, 2.источника постоянного напряжения 9, 11, 2 ключа

10, t2, 1 элемент HE 13 и 3 пороговых элемента 14, 22, 23. Коммутируемый запоминающий блок 6 содержит 4 ключа 18, 19, 20, 21, 2 запоминающих блока 16, 17 и кнопку 15.

Поставленная цель — улучшение спектральных характеристик выходного сигнала — достигается за счет сокращения " времени задержки управляемой линии задержки и уменьшения времени перехОдного процесса. 1 з.п, ф-лы, 1 ил, 3, 1757099

Изобретение относится к радиоизмерительной технике и может быть использовано для синхронизации фазы одного генератора по фазе другого.

Известно устройство синхронизации фаз двух генераторов, содержащее последовательно соединенные местный генератор, управляемую линию задер>кки и преобразователь частоты, а также опорный генератор и фазовый дискриминатор, последовательно соединенные реверсивный счетчик и дешифратор, элемент И и три ключа, преобразователь код в ; амплитудный компаратор, блок анализа, коммутируемую зарядно-разрядную цепь, блок коммутируемых источников постоянного напряжения и блок коммутируемых запоминающих элементов.

В данном устройстве синхронизации фаз в режиме слежения одновременно работают две следящие системы — за фазой выходного сигнала и за напряжением на рабочем конденсаторе. Дополнительная следящая система в режиме слежения обеспечивает непрерывную работу основной. следящей системы при превышении разности фаз между сигналами опорного и местного генераторов величины 2 л (диапазона перестройки управляемой линии задержки), Кроме того, дополнительная следящая система обеспечивает длительное хранение фазы опорного генератора с высокой точностью.

Недостатками устройства являются невысокие спектральные характеристики выходного сигнала, э, кроме того, при влиянии дестабилизирующих факторов, например температуры окружающей среды, изменится величина задер>кки линии (2 к+.Лр, C), что приведет; в случае уменьшения времени задержки, к возникновению в момент переключения колебательного процесса. Таким образом, устройство обладает малым запасом устойчивости и не может надежно синхронизировать фазы двух генераторов.

Наиболее близким к предлагаемому является устройство синхронизации фаз двух генераторов. Это устройство содержит (фиг,2) последовательно соединенные местный генератор 1, управляеМую линию задержки 3 и фазовый дискриминатор 4, коммутируемый зарядно-разрядный блок 5, подключенный к одному из входов коммутируемого запоминающего блока 6, к другому входу которого подсоединен источник питания (В1) 9, При этом управляющие входы коммутируемого запоминающего блока 6 .подключены к триггеру 7, а выход соединен

55 с входами пороговых элементов 22,. 23 и входом управляемой линии задержки.

Кроме того, устройство содержит опорный генератор 2, соединенный с входом. фазового дискриминатора 24 и через управляемую линию задержки с входом фазового дискриминатора, Выход фазового дискриминатора соединен с первыми входами элементов И 26, И 25, вторые входы которых соединены соответственно с выходами пороговых элементов 22 и 23, Выходы элементов И 25, И 26 соединены с входами элемента ИЛИ 8, выход которого соединен с переключающим входом триггера 7.

Известное устройство работает следующим образом.

Диапазону регулирования управляемой линии задержки данной схемы, равному 4 к, соответствует диапазон изменения управляющих напряжений на линии задержКи ЛU = смакс )смин гдЕ - смакс и - смин выбраны таким образом, чтобы величины задержек входного сигнала были равны (n-1) 2 л и (n+1) 2 л; где и — целое число.

Коммутируемый запоминающий блок 8 содержит два запоминающих элемента (конденсатора), один из которых является рабочим, а другой — вспомогательным, В исходном положении на рабочем запоминающем элементе устанавливается начальное напряжение Е1, В зависимости от соотношения фаз опорного и выходного сигналов на выходе фазового дискриминатора 4 образуется сигнал положительной отрицательной полярности. Пусть фаза опорного сигнала опережает фазу сигнала на выходе линии задержки 4. Тогда положительное напряжение с выхода фазового дискриминатора 4 воздействует на коммутируемый зарядно-разрядный блок 5 таким образом, что напряжение на рабочем запоминающем элементе. увеличивается. При этом изменяется фаза сигнала на выходе линии задержки 3, приближаясь к фазе сигнала опорного генератора, Напряжение на рабочем запоминающем элементе следит за изменением разности фаз частотного и опорного генераторов и колеблется около значения, соответствующего нулевому рассогласованию фаз опорного и выходного сигналов. При достижении на рабочем запоминающем элементе напряжения 0смакс (Осми„) по сигналу с выхода схемы ИЛИ 8 триггер 7 меняет свое состояние и, воздействуя на коммутируемые запоминающие элементы, подключает другой запоминающий элемент, который становится рабочим. Команда на смену рабочего конденсатора выдается с выхода фа1757099 зового дискриминатора при совпадении фаз сигналов местного и опорного генераторов, Недостаток устройства заключается в том, что при большем времени. задержки 5 линии "убывание всплесков возмущения фазы" будем медленнее, что приведет к более длительному переходному процессу.

Кроме того, при воздействии дестабилизирующих факторов, например тем- 10 пературы окружающей среды, образуется дополнительное приращении фазы в линии Лр, с, которое приведет к еще большему увеличению длительности переходного процесса, особенно при коммутации управляющего напряжения, как следствие, это приведет к ухудшению спектра выходного сигнала за счет появления параэитных гармоник, Цель изобретения — улучшение спект- 20 ральных характеристик выходного сигнала устройства.

Поставленная цель достигается тем, что в устройство синхронизации фаз, содержащее последовательно соединенные генера- 25 тор, управляемую линию задержки, фазовый дискриминатор, коммутируемый зарядно-разрядный блок и коммутируемый запоминающий блок, выход которого подключен куправляющему входууправляемой 30 линии задержки; опорный генератор, выход которого подключен к другому входу фазового дискриминатора, первый и второй пороговые элементы, выходы которых соединены с выходом коммутируемого за- 35 поминающего блока, последовательно соединенные элемент ИЛИ и триггер, выходы которого подключены к первому и второму . управляющим входам коммутируемого запоминающего блока, а также первый ис- 40 точник постоянного напряжения, введены последовательно соединенный третий пороговый элемент, вход которого подключен к выходу коммутируемого запоминающего блока, и элемент НЕ, последовательно сое- 45 диненные второй источник постоянного напряжения и первый ключ, и второй ключ, подключенный к первому источнику постоянного напряжения, при этом управляющие входы первого и второго ключей подключе- 50 ны соответственно к выходам элемента НЕ и третьего порогового элемента, выходы ключей подключены к третьему управляющему входу коммутируемого запоминающего блока, выходы первого и второго пороговых элементов подключены к элементу ИЛИ, Кроме того, коммутируемый запоминающий блок содержит третий, четвертый, пя- тый и шестой ключи, причем вторые входы четвертого и пятого ключей объединены и являются первым управляющим входом коммутируемого. запоминающего блока, вторые входы третьего и шестого ключей объединены и являются вторым управляющим входом коммутируемого запоминающего блока, первые входы пятого и шестого ключей объединены и являются третьим управляющим входом коммутируемого запоминающего блока, первые входы третьего и четвертого ключей обьединеиы.и являются входом и выходом коммутируемого запоминающего блока, кнопку, первый запоминающий элемент, подключенный к выходам третьего и пятого ключей и первому контакту кнопки, и второй запоминающий элемент, подключенный к выходам четвертого и шестого ключей и второму контакту кнопки, Указанная совокупность позволяет сократить. время переходного процесса в момент смены рабочего элемента и учесть отклонение фазы при наличии дестабилизирующих факторов на управляемой линии задержки, что приводит к улучшению спектральных характеристик выходного сигнала устройства.

На фиг, 1 приведена схема предлагаемого устройства синхронизации фаз; на фиг, 2 — схема известного устройства, на фиг. 3— зависимость изменения времени задержки от величины управляющего напряжения, Устройство (фиг.1) содержит местный генератор 1, опорный генератор 2, местный генератор 1 через управляемую линию 3 задержки подключен к входуфазовогодискриминатора 4, второй вход которого соединен с выходом опорного генератора 2, выход фазового дискриминатора 4 через коммутируемый зарядно-разрядный блок 5 соединен с одним из входов коммутируемого запоминающего блока 6, управляющие входы которого соединены с выходами триггера 7, счетный вход которого подключен к выходу схемы ИЛИ 8, а выход коммутируемого запоминающего блока 6 соединен с управляющим входом управляемой линии 3 задержки, Третий вход коммутируемого запоминающего блока 6 соединен с источником 9 постоянного напряжения Е1 через ключ 10, а с источником 11 пастоянногз напряжения — через ключ 12. Второй вхс, ключа 12 подключен к выходу элемента HF 13, выход которого и второй вход ключа 10 обьедииены и подключены к выходу порогового элемента 14, вход которого соединен с выходом коммутируемого запоминающего блока 6, 1757099

Коммутируемый запоминающий блок 6 содержит пусковую кнопку 15, соединенную с первым 16 и вторым 17 запоминающими .::лементами (конденсаторами С1 и >), четыре ключа 18-21, Первые входы ключей 18, 19 обьединены и подключены к третьему входу коммутируемого запоминающего блока

6, Второй вход ключа 19 объединен с вторым входом ключа 20 и соединен с первым управляющим входом коммути- 10 руемого запоминающего блока 6, к второму управляющему входу этого блока подключены объединенные вторые входы ключей l8, 19, Первые входы ключей 20, 21 также объединенн ы и я вля ются входом-выходом коммутируемого запоминающего блока 6. Первые входы четвертого и шестого ключей объединены и подключены к второму запоминающему элементу С1 и второму контакту кнопки, а первые входы третьего и пятого ключей объединены и подключены к первому запоминающему элементу С2.и первому контакту кнопки, К входам элемента ИЛИ 8 подключены выходы пороговых элементов

22, 23, входы которых объединены и под ключены к выходу коммутируемого запоминающего блока 6.

Устройство (фиг.1) работает следующим образом, С выхода местного генератора 1 сигнал подается на вход управляемой линии 3 задержки, Задержка, а следовательно, и фаза выходного сигнала, зависит от приложенного к ее управляющему входу постоянного напряжения, источником которого служит один из запоминающих элементов 16, 17.

Пусть в исходном состоянии триггер 7 находится в таком положении, при котором ключи 19, 20 будут открыты; а ключи

18, 21 — закрыты. Б этом случае запоминающий элемент 16 (конденсатор С1) становится рабочим, а запоминающий элемент 17 (конденсатор С2) — вспомогательным, Пороговый элемент 14 вырабатывает напря>кейие, при котором открыт ключ 10, а вспомогательный конденсатор С2 через открытые ключи 10, 19 подключен к источнику

9 постоянного напряжения Е1. Нажатием кнопки 15 рабочей конденсатор С1 подключается параллельно конденсатору С2 и нэ них устанавливается напряжение источника

Е1.

В .зависимости от соотношения фаз выходного и опорного сигналов на выходе фазового дискриминатора 4 образуется сигнал, соответствующий опережению или отставанию фазы выходного сигнала устройства. Пусть фаза опорного сигнала опережает фазу сигнала на выходе управляемой линии 3 задержки, Фазовый

50 дискриминатор 4 вырабатывает сигнал на подключение разрядной цепи коммутируемого зарядно-разрядного блока (КЗРБ) 5.

При достижении нулевого значения рассогласования фаз, а затем отставании фазы опорного сигнала в блоке КЗРБ5, включается зарядная цепь. Таким образом, напря>кение на рабочем запоминающем элементе 16 будет следить за изменением разности фаз местного и опорного генераторов и колебаться около значения, соответствующего нулевому рассогласованию фаэ сигнала опорного генератора и сигнала с выхода линии 3 задержки. При достижении на рабочем запоминающем элементе напря>кения

0п„„„(порогового напряжения, задаваемого пороговым элементом 22) срабатывает пороговый элемент 22 и происходит смена состояния триггера 7, который, воздействуя на коммутируемые запоминающие элементы, отключает рабочий запоминающий элемент 16 (конденсатор С1) от управляющего входа управляемой линии 3 задержки и подключает к этому входу запоминающий элемент 17 (конденсатор С2), который становится рабочим и к которому было подключено напряжение от источника 9 постоянного напряжения Е1. Запоминающий элемент 16 становится вспомогательным и к нему подключается источник 11 постоянного напряжения Е2, Поскольку изменение управляющего напряжения от 0с„,,-„до

V< (E2) соответствует изменению фазы выходного сигнала 2 тг, на выходе фазового дискриминатора 4 появится сигнал, который будет воздействовать на КЗРБ 5 аналогично описанному.

При обратном изменении фазы рассогласование генераторов напряжения управления будет меняться от Vg g,, ê Е1, При достижении (4м,„произойдет переключение управляющего напря>кения в О,„„,. Характеристика изменения фазы выходного сигнала от управляющего напряжения показана на фиг. 3, Рассмотрим работу устройства под влиянием дестабилизирующих факторов, например при понижении температуры окружающей среды. Величина времени задержки при этом уменьшается, Для сохранения диапазона регулирования линии задержки равным 2 необходимо управляющее напряжение U", Пусть расхождение генераторов таково, что напряжение управления линии задержки изменяется в сторону увеличения напряжения. При достижении U< должно произойти переключение в U Ho вследствие того, что

1757099 величина времени задержки уменьшается от температуры, на выходе фазового дискриминатора 4 вырабатывается сигнал, который заставит измениться управляющее напряжение в сторону Ut,„,h.. скомпенсиру- 5 ет дополнительное температурное изменение времени задержки линии и, таким образом, исключит возможность возникновения колебательного процесса в устройстве. 10

Технические преимущества устройства

B части улучшения спектральной характеристики выходного сигнала заключаются в следующем, При наличии дестабилизирующих фэкторов, например температуры окружающей среды, произойдет изменение времени задержки, При использовании управляемой линии задержки со звеньями типа К с индук- 20 тивностями L = 100 мкГн с максимальным и минимальным значениями емкости варикапа при крайних значениях управляющего напряжения для получения изменения времени задержки ЛТз1 = 0,2 мкс (2 л), ЛТ,2 = 0,4 мкс (4 л) необходимо иметь

20 и 40 звеньев на частоте 5 МГц.

Время задержки линии с обозначенн ыми параметрами составит 0,938 (4,69 л) и

1,876 мкс (9,38 л).

Основываясь на данных по температурным применениям, принима!от ТКЕ на варикапах 100 10 (c ТКИ на индуктивности 350 10 !О) с в диапазоне температур 35

20-70 С.

Тогда приращение задержки на линии с

20 звеньями составит 0,1 л., с 40 звеньями—

0,2 л; т,е. 18 и 36 на частоте 5 МГц.

Как указано в литературе, затухание фа- 40 зового рассогласования коммутации происходит за интервал времени, равный 16 Тз, где Т вЂ” время затухания управляемой линии задержки, Так как в предлагаемом устройстве время задержки линии, а также приращение фазы за счет температуры окружающей среды, в 2 раза меньше, чем в известном, максимальное отклонение фазы в момент перехода будет в 2 раза меньше, а переход- 50 ной процесс в 2 раза быстрее, чем в известном устройстве.

Учитывая, что частота сигнала является производной от фазы сигнала, спектральные характеристики выходного сигнала будут 55 лучше, чем в известном устройстве.

Формула изобретения

1, Устройство синхронизации фаз двух генераторов, содержащее последовательно соединенные генератор, управляемую линию задержки, фазовый дискриминатор, коммутируемый зарядно-разрядный блок и коммутируемый запоминающий блок, выход которого подключен к управляющему входу управляемой линии задержки, опорный генератор, выход которого подключен к другому входу фазового дискриминатора, первый и второй пороговые элементы, входы которого соединены с выходом коммутируемого запоминающего блока, последовательно соединенные элемент ИЛИ и триггер, выходы которого подключены к первому и второму управляющим входам коммутируемого запоминающего блока. а также первый источник постоянного напряжения, о т л и ч а ющ е е с я тем, что, с целью улучшения спектральных характеристик выходного сигнала, в него введены последовательно соединенные третий пороговый элемент, вход которого подключен к выходу коммутируемогр запоминающего блока, и элемент НЕ, последовательно соединенные второй источник постоянного напряжения и первый ключ, и второй ключ, подключенный к первому источнику постоянного напряжения, при этом управляющие входы первого и второго ключей подключены соответственно к выходам элемента НЕ и третьего порогово го элемента, выходы ключей подключены к третьему управляющему входу коммутируемого запоминающего блока, выходы первого и второго пороговых элементов подключены к элементу ИЛИ.

2. Устройство по п,1, о т л и ч а ю щ е ес я тем, что коммутируемый запоминающий блок содержит третий, четвертый, пятый и шестой ключи, причем вторые входы четвертого и пятого ключей обьединены и являются первым управляющим входом коммутируемого запоминающего блока, вторые входы третьего и шестого ключей обьединены и являются вторым управляющим входом коммутируемого запоминающего блока, первые входы третьего и четвертого ключей обьединены и являются третьим управляющим входом коммутируемого запоминающего блока, первые входы пято о и шестого ключей объединены и являются входом и выходом коммутируемого запоминающего блока, кн ку, первый запоминающий элемент, подключенный к выходам третьего и пятого ключей и первому контакту кнопки, и второй запоминающий элемент, подключенный к выходам четвертого и шестого ключей и второму контакту кнопки.

1757099

Редактор В, Данко

Заказ 3099 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.. 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 ()gg

tggQ

t. çàÓ цу Ьакс ï тес У Р

Фиг.5

Составитель Т, Быстрова

Техред М,Моргентал Корректор Т, Вашкович