Логический элемент на мдп-транзисторах

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (st)s Н 03 К 19/094 ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4874997/21 (22) 12.09.90 (46) 23.09.92. Бюл. N. 35 (71) Научно-исследовательский центр физики и технологии (72) А.А.Кураев (56) 1. Авторское свидетельство СССР

М 1295512, кл, Н 03 К 19/094, 1985.

2. Авторское свидетельство СССР

М 1480116, кл, Н 03 К 19/094, 1987.. Ы, 1764159 А1 (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ НА МДПТРАНЗИСТОРАХ (57) Использование: изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах в качестве многофункционального логического элемента. Сущность изобретения: устройство содержит четыре транзистора первого типа (6,7, 9 и 12), пять транзисторов второго ти.па (2, 3, 4, 10 и 13), две входные шины (14 и 15), четыре выходные шины(1, 5, 8 и 11), шину питания (16) и общую шину(17).

1 ил.

1764159

10

30

50

Изобретение относится к вычислительной технике и может быть использовано в

МДП интегральных схемах в качестве многофункционального логического элемента.

Известен логический элемент на МДПтранзисторах, содержащий семь транзисторов первого типа и семь транзисторов второго типа.

Недостатком такого устройства является значительное число транзисторов.

Известен также логический элемент на

МДП-транзисторах, содержащий шесть транзисторов первого типа и пять транзисторов второго типа.

Недостатком такого устройства является также значительное числО трайзисторов, Наиболее близким по технической сущности к заявляемому устройству является выбранный в качестве прототипа логический элемент на КМДП-транзисторах, со" держащий четыре трензистора первого

" типа и пять транзисторов второго-типа.

Недостатком известного устройства яв-, ляется увеличение количеСтва транзисторов при необходимости получения инверсной 25 функции. сравнения F = Х1Х2+ Х1Х2 вместо функции F = Xix2 + X1X2 на третьей выходной шине, иными словами потребуется подключить КМДП-инвертор, содержащий один транзистор первого типа и один транзистор второго типа. Устройство теперь будет иметь уже пять транзисторов первого типа и шесть транзисторов второго типа.

Целью изобретения является изменение логической функции элемента при сохранении количества транзисторов, Указанная цель достигается тем, что в логический элемент на МДП-транзисторах; содержащий четыре транзистора первого типа и пять транзисторов второго типа, истокй первого и третьего транзисторов nepsoro типа подключены к ш:,1не питания, а истоки первого и третьего транзисторов второго типа подключены к общей шине, затворы пеового и третьего транзисторов первого типа и первого и третьего транзисторов второго типа подключены к первой входной шине, затвор второго транзистора первого типа и затвор второго транзистора второго типа подключены к второй входной шине, стоки третьего, четвертого и пятого транзисторов второго типа подключены к первой выходной шине. стоки второго и третьего транзисторов первого типа подключены к второй выходной шине, сток четвертого транзистора первого типа и сток второго транзистора второго типа подключены к третьей выходной шине, сток первого транзистора первого типа и сток первого транзистора второго типа подключены к четвертой выходной шине, введены исток второго транзистора второго типа, подключенный к первой входной шине, затвор второго транзистора второго типа, подключенный к второй входной шине, исток четвертого транзистора второго типа, подключенный к второй выходной шине, затвор четвертого транзистора второго типа, подключенный к третьей выходной шине, исток четвертого транзистора первого типа, подключенный к четвертой выходной шине, исток второго транзистора первого типа, подключенный к шине питания, Сопоставительный анализ с прототи.пом позволяет сделать вывод, что заявляемый логический элемент на МДП-транзисторах отличается тем, что в него введены исток второго транзистора второго типа подключенный к первой входной шине, затвор второго транзистора второго типа, подключенный ко второй входной шине, исток четвертого транзистора второго типа, подключенный к второй выходной шине, затвор четвертого транзистора второго типа, подключенный к третьей выходной шине, исток четвертогo транзистора первого типа, подключенный к четвертой выходной шине, исток второго транзистора первого типа подключенный к шине питания, Таким образом, описываемое техническое решение соответствует критерию "HQвизна".

Анализ известных технических решений позволяет сделать вывод об отсутствии в них признаков, сходных с существенными отличительными признаками в заявленном логическом элементе на МДП-транзисторах, и признать заявляемое техническое решение соответствующим критерию

"существенные отличия".

На чертеже представлена принципиальная схемалогического зле лента на МДПтранзисторах.

Логический элемент на МДП-транзисторах содер>кит первую выходную шину 1, к которой подключены стоки третьего 2, четвертого 3 и пятого 4 транзисторов второго типа, вторую выходную шину 5, к которой подключены стоки второго 6 и третьего 7 транзисторов первого типа, исток четвертого транзистора 3 второго типа, третью выходную шину 8, к которой подключены сток четвертого 9 транзистора первого типа, затвор четвертого 3, исток пятого 4, сток второго 10 транзисторов второго типа, четвертую выходную шину 11, к которой .подключены сток первого 12, исток четвертого 9 транзисторов первого типа, сток первого 13. затвор пятого 4 транзисторов второго типа, первую входную шину 14, к !764159 которой подключены затворы первого 12, третьего 7 транзисторов первого типа, за-. творы первого 13, третьего 2, исток второго

10 транзисторов второго типа, вторую входную шину 15, к которой подключены затворы второго 6, четвертого 9 транзисторов первого типа, затвор второго 10 транзистора второго типа, шину питания 16, к которой подключены истоки первого 12, второго 6 и третьего 7 транзисторов первого типа, общую шину 17, к которой подключены йстоки первого 13 и третьего 2 транзисторов второго типа.

Логический элемент работает следующим образом.

На входные шины 14 и 15 подаются логические сигналы, На первой выходной шине 1 реализуется функция коньюнкции дополняющих входных логических сигналов

У1 = Х1 Х2. На второй выходной шине 5 реализуется функция дизьюнкции тех же сигналов Y2 = X1+ Х2. На третьей выходной шине В реализуется функция сравнения У3

- Х1 X2 + X1 Х2, а на четвертой выходной шине 11 — функция отрицания Y4 = X1.

При подаче на входные шины набора

0,0 соответственно, первый 12, второй 6, третий 7, четвертый 9 транзисторы первого типа и четвертый 3, пятый 4 транзисторы второго типа открыты, а первый 13, второй

10, третий 2 транзистору второго типа закрыты, При этом на первой 1, второй 5, третьей В и четвертой t1 выходных шинах устанавливается сигнал "1".

При подаче на входные шины набора

1,1 соответственно, первый 12, второй 6, третий 7, четвертый 9 транзисторы первого типа и пятый 4 транзистор второго типа закрыты, а первый 13, второй 10, третий 2, четвертый три транзисторы второго типа открыты. При этом на первой 1, второй 5, четвертой 11 выходных шинах устанавливается сигнал "0". а на третьей выходной шине устанавливается сигнал "1".

При подаче на входные шины набора

0,1 соответственно, первый 12, третий 7 транзисторы первого типа и второй 10, пятый 4 транзисторы второго типа открыты, а второй 6, четвертый 9, транзисторы первого типа и первый 13, третий 2, четвертый 3 транзисторы второго типа закрыты, При этом йа первой 1 и третьей В выходных шинах устанавливается сигнал "G", а на второй

5 и четвертой 11 выходных шинах устанавливается сигнал "1", При подаче на входные шины набора

1,0 соответственно, первый 12, третий 7 транзисторы первого типа и второй 10, чет. вертый 3, пятый 4 транзисторы второго типа закрыты, а второй 6, четвертый 9 транзисторы первого типа и первый 13, третий 2 транзисторы второго типа открыты. При этом на первой 1,третьей 8, четвертой 11 выходных

5 шинах устанавливается сигнал "0", а на второй 5 выходной шине устанавливается сигнал "1".

Изменение логической функции на инверсную при сохранении числа транзисто10 ров позволит отказаться от введения в схему — прототип инвертора и использовать предложенный логический элемент на

КМДП-транзисторах, в противном случае увеличение количества транзисторов в дис15 кретном исполнении понизит надежность устройства, а в интегральном — увеличение площади кристалла уменьшит процент выхода годных ИС, 20

Формула изобретения

Логический -лемент на МДП-транзисторах. содержащий четыре транзистора первого типа и пять транзисторов второго типа, истоки первого, второго, третьего транзи25 сторов первого типа подключены к шине питания, а истоки первого, третьего транзисторов второго типа подключены к общей шине, затворы первого, третьего транзисторов первого типа и первог0, третьего тран30 зисторов второго типа подключены к первой входной шине, затворы второго, четвертого транзисторов первого типа и затвбр второго транзистора второго типа подключены к второй входной шине. стоки третьего, пято35 го транзисторов второго типа подключены к первой выходной шине. стоки второго, третьего транзисторов первого типа, исток четвертого транзистора второго типа подключены к второй выходной шине, сток чет40 вертого транзистора первого типа и исток пятого транзистора второго типа подключены к третьей выходной шине, сток первого; исток четвертого транзисторов первого типа и сток первого транзистора второго типа

45 подключены к четвертой выходной шине, отличающийся тем, что, с целью увеличения процента выхода годных интегральных схем в случае интегрального исполнения и увеличения надежности в случае

50 дискретного исполнения логического элемента на МДП-транзисторах, исток второго транзистора второго типа подключен к первой .входной шине, сток четвертого транзистора второго типа подключен к nepsîÈ

55 выходной шине, исток второго, затвор четвертого транзисторов второго типа подключены к третьей выходной шине,.затвор пятого транзистора второготипа подключен к четвертой выходной шине,