Сумматор по модулю пять

 

СОВЕТСКИХ

ЛИСТИЧЕСКИХ

БЛИК (19) (I! ) ф - ; у „ ; . - а». »яр у» -»»ф у»»ааа»»фф» » Ф.МИ»»В-»4»»а%В\а»Ф аа»» а»l» -а. а» аааааа (5аад)К Я 06 Р 7/49, 7/72

ИТЕТ

САНИЕ ИЗС)БРЕТЕНИЯ

0 OIVlY СВЙДЕТЕЛЬСТВУ

4Фа- -.

»»» )»» йИЙЙ ФЖаа»аь!а»ЖФ» ФМА»а:а-;%:!"= -::.":::::": » »айМ(»ЖУИЫГ - - аа»»а»а(»,":==

- - = --,,,.- -;-:.. 21 4890810/24 (57) Изобретение относится к вычислитель, -"- .- ; .- = :- а(22) 19,10.90 ной технике и может быть использовано в

, .".",(46) 30.09,92, Бюл. N 36 системах передачи и переработки дискрет- -., -,:; (72) И.Е.Анкудинов, А.M.Çûêoâ, С.А.Удинцев ной информации. Цель изобретения — увели:,;и Н.Н.Шипйлов чение быстродействия и сокращение

; -"-.а. (56) Авторское свидетельство СССР аппаратурных затрат. Сумматор по модулю

-:,:;. .:,--,,:.- :-:- :-.M 1532923, кл, G 06 F 7/72, 1988. пять содержит семь элементов ИЛИ вЂ” НЕ ,:.;.- :. %1546978, кл. Й 06 F 7/72, 1988. 2,4,17,18,19, два элемента И вЂ” НЕ 5,6, три вторское свидетельство СССР элемента И 7,11,12 и два элемента запрета, 6342, кл. G 06 F 7/49, 1988. соединенные между собой функционально.

-,=- (544) СУММАТОР ПО МОДУЛЮ ПЯТЬ 1 ил„1 табл. .. 4фФжФ6Ф:»@@@Я» 20 з аа, хааа:» ааа(аа

1765823

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и переработки дискретной информации, Известно устройство (1) для сложения и вычитания чисел по модулю, содержащее первый дешифратор, вычитатель, первый и второй блоки элементов И, блок элементов

ИЛИ, второй дешифратор, шифратор, элемент ИЛИ, группу элементов ИЛИ, приемный регистр, первый элемент И, элемент

НЕ, второй элемент И, кольцевой сдвигающий-регистр, первый и второй элементы запрета, схему сравнения, счетчик и третий блок элементов И. Недостатком данного устройства я вляется низкое быстродействие.

Известно также устройство (2) сложения по модулю, содержащее дешифраторы младших и старших разрядов, матрицу элементов И, дешифратор квадранта, блок элементов ИЛИ, группу шифраторов, коммутатор, Низкое быстродействие данного устройства обусловливается большой логической глубиной его схемы.

Наиболее близким по технической сущности к предлагаемому изобретению является выбранный в качестве прототипа сумматор (3) по модулю пять, содержащий восемь элементов ИЛИ, пятнадцать элементов И, элемент И вЂ” НЕ, три элемента ИЛИ—

НЕ, элемент запрета, Сумматор (3) обеспечивает сложение исходных трехразрядных операндов по модулю пять.

Недостатками прототипа являются его низкое быстродействие и высокие аппаратурные затраты. Логическая глубина схемы составляет пять вентилей (Go-5). Общее количество элементов в схеме равно N<» = 28, Количество элементовходов по Квайну составляет Як» = 68.

Таким образом, низкое быстродействие .прототипа обусловлено большой логической глубиной его схемы.

Цель изобретения — повышение быстродействия сумматора по модулю пять за счет уменьшения логической глубины его схемы и сокращение аппаратурных затрат.

Поставленная цель достигается тем, что в сумматор по модулю пять, содержащий первый, второй, третий, четвертый и пятый элементы ИЛИ, первый,.второй и третий элементы И, первый, второй и третий элементы ИЛИ вЂ” НЕ, первый элемент И-НЕ, первый элемент запрета, входы первого и второго трехразрядных слагаемых и трехразрядный выход суммы, причем вход первого разряда первого слагаемого срединен с первым входом второго элемента ИЛИ, второй вход которого соединен с входом первого разряда второго слагаемого, вход

55 второго разряда первого слагаемого соединен с первым входом первого элемента

ИЛИ, второй вход которого соединен с входом второго разряда второго слагаемого, вход третьего разряда первого слагаемого соединен с первым входом первого элемента И, второй вход которого соединен с входом третьего разряда второго слагаемого, выход второго элемента ИЛИ соединен с первым входом третьего элемента И, а выходы третьего и четвертого элементов ИЛИ являются соответственно первым и вторым разрядами выхода суммы, введены четвертый, пятый, шестой и седьмой элементы

ИЛИ вЂ” НЕ, второй элемент И вЂ” НЕ и второй элемент запрета, причем, вход третьего разряда первого слагаемого соединен с первым входом первого элемента ИЛИ вЂ” НЕ, второй вход которого соединен с входом третьего разряда второго слагаемого, вход второго разряда первого слагаемого соединен с первыми входами второго элемента ИЛИ—

НЕ и второго элемента И вЂ” НЕ, вторые входы которых соединены с входом второго разряда второго слагаемого, вход первого разряда первого слагаемого соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с входом первого разряда второго слагаемого, выход первого элемента ИЛИ-НЕ соединен с инверсным входом первого элемента запрета, первыми входами третьего и четвертого элементов

ИЛИ вЂ” HE, первым входом второго элемента

И и вторым входом третьего элемента И, выход первого элемента ИЛИ соединен с первыми прямыми входами первого и второго элементов запрета, со вторыми входами четвертого элемента ИЛИ вЂ” НЕ и второго элемента И и с первым входом седьмого элемента ИЛИ вЂ” НЕ, выход второго элемента

ИЛИ вЂ” НЕ соединен со вторым входом третьего элемента ИЛИ вЂ” НЕ, выход второго элемента ИЛИ соединен с вторым прямым входом первого элемента запрета, с третьим входами третьего и четвертого элементов ИЛИ вЂ” НЕ и с первым входом шестого элемента ИЛИ вЂ” НЕ, выход первого элемента

И-НЕ соединен с третьими входами второго и третьего элементов И, с первым входом пятого элемента ИЛИ вЂ” НЕ, с инверсным входом второго элемента запрета и со вторым входом седьмого элемента ИЛИ вЂ” НЕ, выход второго элемента И вЂ” НЕ соединен с четвертыми входами второго и третьего элементов

И, со вторыми входами пятого и шестого элементов ИЛИ вЂ” НЕ и со вторым прямым входом второго элемента запрета, выход первого элемента И соединен с четвертым входом четвертого элемента ИЛИ вЂ” НЕ и с первыми входами третьего и четвертого эле! *.?::.:?Ф?4". -, . " " " . ЖюйФММ4ФИЫМВ з Жми?ФМФЙ@Ж?ВФ?м?Я А?" а ФМ? вм? ". ы?????В??ЩФ ""..".ЪРФЧСФ-% В;.-" . - -?4с!ФФ

) .5 1765823 6 ? Му -:,": ?", .!."Дфйф:? -.;::; 1 ;, ...;..: ; ?Д ;(",ф;фЩ@Я .:„." ЯЖЩ4ЙЪЙ?? йй?? ?й.йй?Зйй@ЙМФФ4ЙЖМ ментов ИЛИ, выход первого элемента за- ИЛИ 4. Выходы пятого 17, четвертого 18 и го элемейта ИЛИ, третий вход которого ветственно выходами третьего 26 второго !

Сое?дийе?н с " выхбдом седь?могго элемента 27и первого разряда суммы

Й вЂ” le„вйход третьего элемента ИЛИ- 5 его разряда первого слагаемого соединен с

1,-.,::. -"-,:-:, . . л соедййен со вторым входом третьего первым входом первого элемента ИЛИ вЂ” НЕ элемента ИЛИ, третий вход которого соеди- 1, вход 21 третьего разряда второго слагае.. -""::. :;.":,-:.:-.,;, н ыхо ом т ть го элемента И, вйход мого — — с вторым входом первого элемента и о о ьего лем нта ИЛИ, выход шес- первого элемента И вЂ” НЕ 5, ко второму входу ,:,:::::- :,-:,::;::,:,:::-- ? Зй? 76 В И"," "" IH -" ,,:"-!!!!!! Ф ЮИВ5ВМВЗ :"""" " б И и " Е» равнение с прототипом показывает, выми входами третьего 9 и четвертого 10 ; -,;--::;;::., - ",",=.- -- --,--.--.—.?а, -- - - --,"....— ., ?-, ".. .. 1Т ".- э?лемейта И вЂ” НЕ, элемента запрета, Следо- запрета 8, с вторым входом четвертого эле"новйзна". второго элемента запрета 14 и с первым

Исйользованйе указанных выше эле- 30 входом седь

:.-., .,;;:., "ме?йтбв и Г"Фзе?й обусловливает появление ход второго элемента ИЛИ вЂ” НЕ 3 соединен ? ? М - а"- - - -" °вЂ” быстродействия сумматора по модулю пять. НЕ 9. Выход второго элемента ИЛИ 4 соедиЭто позволяет сделать вывод о соответст- нен с вторым прямым входом первого, . -,,-:, -:::-:? " крйтфию существенные отличия". его элемента ИЛИ вЂ” НЕ 9, с третьим входом -:-;- ;-,"тора по"модулю "пять. " " входом третьего элемента И 12 и с первым ,".:" Сумматор по модулю пять содержит входом шестого элемента ИЛИ-НЕ 15. Вы. -.::-;- элййент ИЛИ-НЕ 1, элемент ИЛИ 2, эле- 40 ход второго элемента И вЂ” НЕ 6 соединен с . -. :,:.;;:..., Мейт ИЛИ вЂ” AF3, элемейт ИЛИ 4, элементы четвертыми входами второго 11 и третьего

Й вЂ” AE 5 и 6, элемейт И 7, элемент запрета 8, 12 элементов И, с вторым прямым входом

-- . -- -:-;,:.- - -." fneMeнты ЙЛЙ:HE 9 и 10, элементы И 11 и второго элемента запрета 14, с вторым вхо12, элемент ИЛИ вЂ” НЕ 13, элемент запрета домпятогозлемента ИЛИ вЂ” НЕ13исвторым

14, элементы ИЛИ вЂ” НЕ 15 и 16, элементы, 45 входом шестого элемента ИЛИ-НЕ 15. ВыЙЛИ 17,18,19, входы 20 — 25 разрядов one- ход первого элемента И вЂ” НЕ 5 соединен с

;,:- ." рандов, выходы 26 — 28 разрядов результа- третьими входами второго 11 и третьего 12

1 а. При этом вход 20 третьего разряда элементов И, с первым входом седьмого ,, ;:.... nefiaîãо"слагаемого Соединен с первым вхо- элемента ИЛИ-HE 13, с инверсным входом . дом Йервого 5iie?i4eikxa М 7; вход21 третьего 50 второго элемента запрета 14 и с вторым разряда второго слагаемого" — "- с вторым вхо- входом седьмого злемейта ИЛИ вЂ” НЕ 16, Вы -,, ", - "дом йервого элемента И 7, вход 22 второго ход первого элемента Й 7 соединен с чет;, дом йерВФб эЪ3%Жта ИЛИ 2, вход 23 вто- ЙЛЙ вЂ” НЕ 10, а также с первыми входами .-. ро?гофвзр?я@в втЪрог<Услйгаемог с"вторь(м 55 четвертого18итретьего19элементов ИЛИ. входом первого элемента ИЛИ 2, вход 24 Выход первого элемента запрета 8 соеди"пер?вого разряда первого слагаемого — "с ней с вторый входом четвертого элемента ,.: ?пе?рвйм входом Второго элемейта ЙЛИ 4, ИЛИ 18, третьим входом которого является . - -" йод 25 первого разряда второго ciiarae- выход седьмого элемента ИЛИ-НЕ16, Вы1765823 с вторым входом третьего элемента ИЛИ 19, а выход четвертого элемента ИЛИ вЂ” HE 10— с первым входом пятого элемента ИЛИ 17, вторым входом которого является выход второго элемента запрета 14. Выход второ- 5 го элемента И 11 соединен с четвертым входом четвертого элемента ИЛИ 18. Выход третьего элемента И 12 соединен с третьим входом третьего элемента ИЛИ 19. Выход шестого элемента ИЛИ-НЕ 15. соединен с 10 третьим входом пятого элемента ИЛИ 17, выход пятого элемента ИЛИ вЂ” НЕ 13 — с четвертым входом третьего элемента ИЛИ 19.

Сумматор по модулю пять работает следующим образом. Схема сумматора состоит 15 из трех каскадов логических элементов.

Первый каскад образуют элементы с 1-ro по 7-й, второй — элементы с 8-го по 16-й, третий — элементы с 17-ro по 19-й.

С помощью элементов 1 — 7 первого 20 каскада осуществляется попарный анализ одноименных разрядов слагаемых

Х = ХзХ2Х1 и Y = УзУ2У1, При этом наличие логического "0" на выходе элемента ИЛИ—

НЕ 1 свидетельствует о том, что хотя бы 25 одно из слагаемых имеет значение "4". Наличие логической "1" на выходе элемента И

7 свидетельствует о том, что Х+ Y = 4+ 4 = 8, Для элементов 2 — 6 наличие логической "1" на выходе означает справедливость следу- 30 ющих соотношений: элемент ИЛИ 2; XE(2,3} или YE(2,3}; элемент ИЛИ вЂ” Н Е 3: XE(0,1,4} или VE{0,1,4}; 35 элемент ИЛИ 4: XE(1,3} или YE(1,3}; элемент И вЂ” Н Е 5; XE(0,2,4} или YE(0,2,4};

40 элемент И вЂ” НЕ 6: XE(0,1,4} или YE(0,1,4}, Результаты предварительного анализа, полученные на выходах элементов 1 — 7, поступают на входы элементов 8 — 16 второ- 45 го каскада схемы. Сигнал с выхода элемента

И 7 передается, кроме того, на один из входов элемента ИЛИ 13, принадлежащего третьему каскаду схемы, С помощью элементов 8 — 16 второго 50 каскада определяется конкретное сочетание значений слагаемых Х и Y. При этом появление логической "1" на выходах нижеуказанных элементов означает справедливость следующих соотношений: 55 элемент запрета 8; Х+ Y = 7; элемент ИЛИ вЂ” НЕ 9: Х+ Y = 6; элемент ИЛИ вЂ” НЕ 10: Х+ Y = 4; элемент И 11: (Х + Y) Е{2,3}; элемент И 12: {Х+ Y) E{1,3}; элемент ИЛИ вЂ” НЕ 13: Х+ У = 6; элемент запрета 14: Х + Y = 4; элемент ИЛИ-НЕ 15: Х+ V = 4; элемент ИЛИ вЂ” НЕ 16; Х+ Y =2.

Элементы ИЛИ 17 — 19 третьего каскада схемы образуют шифратор, с помощью которого формируются значения разрядов суммы слагаемых по модулю пять

{Х + Y)mode = 2=52221. Так, например, выходной сигнал элемента ИЛИ 18, т.е, разряд Z2 суммы по модулю пять, принимает значение логической "1", если выполняется условие "X+ Y = 7 или Х+ У = 2 или X+ Y =

8 или (Х+ Y) E(2;3}", что соответствует появлению сигнала логической "1" на выходе элемента запрета 8, элемента ИЛИ вЂ” НЕ 16, элемента И 7 или на выходе элемента И 11.

Функционирование сумматора по модулю пять поясняется табл.1, в которой приведены выходные сигналы всех элементов схемы для всех разрешенных входных комбинаций слагаемых, значения которых не превышают 4. Из таблицы видно, что при подаче на входы сумматора слагаемых Х и Y на его выходах формируется двоичный код величины Z = (Х+ Y)mod5, B качестве базового объекта выбран сумматор /3/ по модулю пять — прототип заявляемого изобретения.

Существенным техническим преимуществом заявляемого изобретения перед базовым объектом является его более высокое быстродействие и низкие аппаратурные затраты, Логическая глубина схемы предлагаемого сумматора имеет значение 61 = 3, следовательно, выигрыш в быстродействии составляет (3оИ1 = 5/3 =1,7.

Количество элементов сумматора составляет йлв1 = 19, следовательно, выигрыш в логических элементах равен

Nwo - Млэ1 = 28 — 19 = 9

Количество элементовходов (по Квайну) у предлагаемого сумматора составляет

Зкв) = 55, следовательно, выигрыш по Квайну равен скво - Якв1 = 68 — 55 = 13

Таким образом, заявляемый сумматор по модулю пять обладает примерно в 1,7 раз более высоким быстродействием и меньшими аппаратурными затратами, нежели базовый объект, Формула изобретения

Сумматор по модулю пять, содержащий первый, второй, третий, четвертый и пятый! !.,":" - 9 1765823 10 .элементы ИЛИ, первый, второй и третий вторым входом третьего элемента И, выход

-элементы И, первый, второй и третий эле- первого элемента ИЛИ соединен с первыми . -,-:, менты ИЛИ вЂ” НЕ, первый элемент И вЂ” НЕ, прямыми входами первого и второго элепервый элемент запрета, входы первого и ментов запрета, с втофымй входами четвер,второго трехразряфГых"=сл )гаемйх йФрех- 5 того элемента ИЛИ вЂ” НЕ и второго элемента разрядный выходсуммы, причем вход пер- И и с первым входом седьмого элемента

: .-:вого разряда первого слагаемого соедийен — ИЛИ-ЙЕ, выход второго элемента ИЛИ вЂ” НЕ (. :.- -;с "первйм" входом "второго элемейта ИЛИ, соединен с вторым входом третьего элемен. . ", .- - -=:второй вход которого соединен с входом та ИЛИ вЂ” НЕ, выход второго элемента ИЛИ

-.. — ---:""- первбгб "раХряда второго слагаемого, вход 10 соед))нен с вторым прямым входом первого

". .:"-",::;;;;:втброгб разряда первбРо слагаемого соедй- " злемейта запрета, с третьими входами -,", -.= - ФИ, второй вход которого соед)нен с вхо- с первым входом шестого элемента ИЛИ— ," " . -"дбм "второго разряда второго Слаггемого, НЕ, выход передо элемента И вЂ” НЕ соеди"вход"трет(ьего разряда первого слагаемого 15 нен с третьими входами второго и третьего .- "та И, второй вход которого соединен с вхо- мента ИЛИ вЂ” HE, с инверсным входом второ выход" второго"элемента ИЛИ соединен с седьмого".лемента ИЛИ вЂ” НЕ, выходвторого

:." ходй третьего и четвертого элементов ИЛИ дами второго и третьего элементов И с вто разрядами" выхода су)ммы, о т л и ч а ю щ и й- ИЛИ вЂ” HE и с вторым прямым входом второс я тем,чтб с"целью"увеличения быстродей- го элемента запрета, выход первого злемен "ствйя й"сокращения аппаратурныхзатрат, в 25 та И соединен с четвертым входом него ввфейй четвертый, пятый, шестой и четвертого элемента ЙЛИ вЂ” НЕ и с первыми седьмой=элемейты ИЛИ вЂ” НЕ, второй эле- входами третьего и четвертого элементов мент И вЂ” HE и второй элемент запрета, при- ИЛИ, выход первого элемен з запрета соеслагаемого соединейс= первым входом йер - 30 ИЛИ, тре. ий вход ваго элемен(та ИЛИ вЂ” ((1Е, в орой вход кото- ходом седьмого элемента ИЛИ вЂ” HE, выход рого" соедйней с"входом третьего разряда третьего элемента ИЛИ вЂ” НЕ соединен с втовторого слагаемоro, вход второ;о разряда рым входом тр, ьего элемента ИЛИ, третий первого слагаемого соединен с первыми вход которого соедин6н с выходом третьего вхбдамй Второ;"о"элемента ИЛИ вЂ” HE и вто- 35 элемента И, выход четвертого элемента роro ýëåìåéòà И вЂ” НЕ, вторые входы которых ИЛИ вЂ” HF соединен с первым входом пятого

"соедийены с входом" второго разряда второ- элемента ИЛИ, второй вход которого соеди го слагаемйо вход"первого разряда первб- нен с выходом второго элемента запрета, го--слВгаемб б соедйнен с первйм входом " выход второго элемента И соединен с чет первого цемента И вЂ” HE, второй вход кото- 40 вертым входом четвертого элемента ИЛИ, рого "соединен "с" входом первого разряда выход пятоro элемента ИЛИ вЂ” НЕ соединен с втброго Слагаемого выход первого эле та ИЛИ вЂ” Hf соединен с инверсным входом выход шестого элемента ИЛИ вЂ” НЕ соединен первогo элемента запрета, первыми входа- с третьим входов пятогб элемента ИЛИ, выми третьего и четвертого элементов ИЛИ вЂ” 45 ход которого является третьим разрядом

НЕ, первым входом второго элемента И и вьхода сумматора по модулю пять, ! . - --: ., :: -.= .""- "- - " " .-.: ". ": .Х ",,е-! -4:- 6 - 9 .уч ЯФ )ф ыэ. - ;-- Ф? ю Фм4%.ФФ. М .-;"Ф р ° . -" -Я ф бф --: . % ."ф "-.ф- - 3)) -Й % У

Тс . &:Е . К «Ф;, ф ФN> - Ь Ф.й О Ф аФ е .Ф ф Й4Р - :„... .З „-.(4уЪ +!ôà Ф" ф-. :; - .ф (-- 1

Ф„. „

, . -Г .-.

4 ф C» -4 „„* - -у -:: ..; -с .. и 3 : «4 .й " ." - =-,ф 4743 . Ф-Ф.; м т

Ф 4Д"ф ф 4Ъ- Ь, М «й" я Ф: м" ь:"-Фг — .,. -ф ф ф.1ф;!Д,46. :Х ;.." »,:. Щ

1 и „ф -/.

":* м с =ф Д ф файф Й-;4ъф::43 ф .: . .„: «"":..с1» Я) .М: Ф..ф-ф, Х„- =... Ф

4 l с

1765823

I

l !

1

1

1 !

1

1

1

1

1

1

1

1

1

3

I ! ! !

1

1

1

l

1

1

1

1 И I

I I у

1 X 1

1 е 1

1 О ! I

Э

0 а

1 О

1 I1 m

1

1 Ф

1

1 43

l

1 333

1 С

1 V

I ф

I ф ! О.

1 III

1- 3:

I ! 1 ! 01 1 о о о о ооо оо оо -ооо оr

1-—

I ! I

I 00 3 I. оо оо оо -ооо ооо оооI 1 1

I 3 1

I Л I 1 оооо ооо ооо ооо ооо -оооо

1 !

3 —-!

1 ъО 1 о о о о о a o о о о о о о а о о о о о о о а о о

1 1 I

1 1 1

I 1

I lA I 1 о о î î о о о о о о о о о о о о о о о о о о о о

1 1

I 1 1

1 -3..1 1

I е»!ОООООDОО ° ОООООООе»ООDОDООО!

1 1 1

1 1

1М! 1 о о D о о а о о о о а о о о о о о о î î A о о о

l 1

З 3! I

1 1

3 I l

X1 ° I От О ° ОеОтаОО ° ОООе — ООООООООО!

О I 1 1

I — -I 1

333 I

0 1 ао ооо оа ооо оооооооао х 1

1 1 I

333 О 1 оооо оооооооîоооооьо — оооо

З I 1 1 оооооаоооооооа -ооооооо -оо

333 1 I 1

Z 313

I 1 1

z 3 0ð Aooaaaooaaoooaaoooaooo a

О 1 1 I

1 — 3 I !

II 1 1 1 з I л l Doooooooaoooaaoooooooooo

Х I 1

1- — Ф 1

0 . 1

Х О оа-- ьь--

2i 1 1

СО 1 — -1

1 1 1

I lA 1 г г е »е ° О ° Ое»т е»е»е е е»Ое Ое» ° е»т е ° 1

3 I 1

1 — -3 1

I 1 1

I 1 О ° О т О е т- т- е- О ° О т- О е е е е — е — О г- Ь е- О 1

1 1 1

13 1

1 1 I

1М l етаот- ° еООт-ОООт-ОООООСе ьое I

I 1

Г 3 1

1 1

CV I аа -e»OÎO - О - - -О - - - - ° — аа - -О

3-3

1 l

I т» l е»е»е»е»О » ° ° еОее»т» ° Ое»т»rеОООООО

1

1

О е» (Ч М.Ф CV Me- IA (е3 М.Ф е- сО М-: И О 1 ее Ф О CO 1

3

Ф I

0 1

X 1

Ф 1

3!3 о -а оо о оа о ао о оо а о

L 1 1

ICI 1

3 1

О 1

I ао - -ооа ооо ооо -оао — о

1 1

\

1 оооо оооо оооо оооо оооо

I. 1

1

I 1

1 I

I 1

1 1

I ООООО ° т ° е»е»ОООООе»е»т»т-е»ООООО!

1 1

1

1 ооооооаооо - - - - - - - -оаооо

1 !

1 I

1- о о о о о о о о о о о о о о о о о о о а

Сумматор по модулю пять Сумматор по модулю пять Сумматор по модулю пять Сумматор по модулю пять Сумматор по модулю пять Сумматор по модулю пять 

 

Похожие патенты:

Изобретение относится к вычислительной технике и предназначено для использованиявбыстродействующих непозиционных арифметических устройствах конвейерного типа для выполнения операции деления чисел, представленных в минимально избыточной модулярной системе счисления

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области вычислительной техники, преимущественно к оптоэлектронным системам параллельной (картинной) обработки информации

Изобретение относится к автоматике и вычислительной технике, и может быть использовано в комплексах и устройствах, работающих в системе остаточных классов и является усовершенствованием устройства по авт

Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных устройств , работающих в позиционно-остаточной системе счисления

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в СиИзобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к автоматике и вычислительной технике, может быть использовано в системах и устройствах, функционирующих в системе остаточных классов, и является усовершенствованием устройства по авт.св

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к вычислительной технике и может быть использовано в устройствах, функционирующих в системе остаточных классов

Изобретение относится к вычислительной технике, выполняет операцию умножения двух элементов конечных полей за один такт его работы и может быть использовано в кодирующих и декодирующих устройствах двоичных кодов, оперирующих данными как элементами различных конечных полей 2 т п GF(2), образованных различными неприводимыми многочленами, где п - граничная степень m расширения поля GF (2Ш)

Изобретение относится к автоматике и вычислительной технике и предназначено для построения отказоустойчивых устройств обработки и контроля последовательных кодов в реальном масштабе времени

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области вычислительной техники и микроэлектроники и предназначено дли систем контроля в автоматике и вычислительной технике

Изобретение относится к вычислительной технике и кибернетике и может быть использовано в цифровых вычислительных машинах и системах, видеои звуковых цифровых системах, а также в системах кодирования информации, устройствах обнаружения и исправления ошибок кодов Рида-Соломона

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах контроля арифметических устройств, а также в устройствах, работающих в системе остаточных классов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова
Наверх