Устройство для вычисления симметрических булевых функций
Изобретение относится к вычислительной технике и микроэлектронике и предназначено для реализации всех симметрических булевых функций четырех переменных . Цель изобретения - повышение быстродействия устройства. Устройство для вычисления симметрических булевых функций содержит четыре элемента ИЛИ 1-4, мажоритарный элемент 5 с порогом два, мажоритарный элемент 6 с порогом три, три элемента И 7-9, элемент 10 запрета, четыре информационных входа 11-14, пять настроечных входов 15-19 и выход 20. На информационные входы 11-14 поступают двоичные переменные xi, X2, хз, на настроечные входы 15-19 - сигналы настройки Ui, U2, Уз, UA, Us, значения которых принадлежат множеству {0,1}, на выходе 20 устройства реализуется симметрическая булевая функция F F(xi, ха, хз, х), определяемая вектором настройки U (Ui, U2, Us, U4, Us). 1 табл., 1 ил.
CO%)3 СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (5!)5 G 06 F 7/00
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИ
4 4
4D оь
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4726397/24 (22) 14.06.89 (46) 07.10.92, Бюл, М 37 (72) Л,Б, Авгуль, В.П. Супрун, Н.А. Егоров и
Н.И. Костеневич (56) Авторское свидетельство СССР
N - 1683001, кл, G 06 F 7/00, 09.01.89.
Авторское свидетельство СССР
М 1684791, кл, G 06 F 7/00, 30,01.89, (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ
СИММЕТРИЧЕСКИХ БУЛЕВЫХ ФУНКЦИЙ (57) Изобретение относится к вычислительной технике и микроэлектронике и предназначено для реализации всех симметрических булевых функций четырех переменных. Цель изобретения — повышение бы„, SU„„1767496 АI стродействия устройства. Устройство для вычисления симметрических булевых функций содержит четыре элемента ИЛИ 1-4, мажоритарный элемент 5 с порогом два, мажоритарный элемент 6 с порогом гри, три элемента И 7 — 9, элемент 10 запрета, четыре информационных входа 11-14, пять настроечных входов 15-19 и выход 20. На информационные входы 11 — 14 поступают двоичные переменные x>, xz, хз, х4; на настроечные входы 15 — 19 — сигналы настройки U1, U2, U3, U4, U5, значения которых принадлежат множеству(0,1), на выходе 20 устройства реализуется симметрическая 6улевая функция F = F(x), xQ, x3, х4), определяемая вектором настройки U = (U>, Uz, 0з, 04, 0Б). 1 табл., 1 ил.
1767496
20
Сигналы настройки
Р/20
О
О
О
О
О
О
О
О .О
О
О О О
О О О
О О 1
О О 1
О 1 О
О 1 О
О 1 1
О 1 1
1 О О
1 О О
l О 1
1 О 1
1001
0111
0111
0l! О
0001
0001
1111
1111
1 i10
0111 1110
О! 11 11!1
0110 1000
0110 100!
0001 0110
000! 0111
0000 0000
0000 0001
llll 1110
litl 1111
li10 1000
i!10 i001
1001
1001
1001
1000
1000
1111
1 1111
Изобретение относится к вычислительной технике и микроэлектронике и предназначено для реализации всех симметрических булевых функций четырех переменных. 5
Цель изобретения — повышение быстродействия устройства для вычисления симметрических булевых фуйкций, Йа чертеже представлена схема устройства для в. числения симметрических буле- 10 вых функций, Устройство содержит четыре элемента
ИЛИ 1...4, мажоритарный элемент 5 с по-рогом два, мажоритарный элемент 6 с порогом три, три элемента И 7-9, элемент 10 запрета, четыре инф: рмационных входа
11-14, пять настроечных входов 15-19, выход 20.
Устройство для вычисления симметрических булевых функций работает следующим образом.
На информационные входы 11...14 поступают двоичные переменные х!...x4 соответственно, на настроечные входы 15...19— сигналы настройки 01...0g соответственно, значения которых принадлежат множеству (0,1). На выходе 20 реализуется некоторая симметрическая булева функция четырех переменных F =, F(x), хг, хз, x4), определяемая вектором 0 = (01, 0ъ 0з, 04, Us).
Значения сигналов настройки 0> ... 05 и соответствующие им реализуемые устройством симметрические булевы функции приведены в таблице настроек.
Формула изобретения
Устройство для вычисления симметрических булевых функций, содержащее мажоритарный элемент с порогом два, три элемента И и четыре элемента ИЛИ, причем
i-й (! = 1, 2, 3, 4) информационный вход устройства соединен с i-м входом мажоритарUq /15 Ц /1б U /17 U4/18 0 /19. ного элемента с порогом два и с 1-м входом первого элемента И, первый настроечный вход устройства соединен с первым входом второго элемента И, выход которого соединен с первым входом первого элемента
ИЛИ, второй вход которого соединен с инверсным выходом второго элемента ИЛИ, первый вход которого соединен с вторым настроечным входом устройства, третий настроечный вход которого соединен с первым входом третьего элемента И, выход которого соединен с третьим входом первого элемента ИЛИ, четвертый вход которого соединен с инверсным выходом третьего элемента ИЛ И, первый вход которого соединен с четвертым настроечным входом устройства, отличающееся тем,что,с целью повышения быстродействия. оно содержит мажоритарный элемент с порогом три и элемент запрета, управляющий вход которого соединен с вторым входом третьего элемента И и выходом мажоритарного элемента с порогом три, i-й вход которого соединен с i-м входом четвертого элемента
ИЛИ и i-м информационным входом устройства, пятый настроечный вход котсрого соединен с первым информационным входом элемента запрета, выход которого соединен с пятым входом первого элемента ИЛИ, инверсный выход которого является выходом устройства, инверсный выход четвертого элемента ИЛИ соединен с вторым входом второго элемента И и с вторым входом второго элемента ИЛИ, третий вход которого соединен с выходом мажоритарного элемента с порогом два и с вторым информационным входом элемента запрета, инверсный выход первого элемента И соединен с вторым входом третьего элемента
ИЛИ и с третьим входом третьего элемента
И, Таблица истинности (двоичный вектор) реализуемой функции
1767496
Продолжение таблицы ю«ююю
Таблица истинности (двоичный вектор) реализуемой функции
Сигналы настройки
U„ /15 U /16 U /17 Ug/18 U5/19
Р/20
40
50
Составитель В.Сорокин
Редактор Л,Волкова Техред М,Моргентал Корректор Л.Филь
Заказ 3549 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж 35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ,у lf I
0
0
1
1
1
1
1
1
1
1
1
0
О
1 l
1
0
01
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
0 1 .1 0
1 1
1110 1001
1110 1001
1110 1000
1110 1000
0001 0111
0001 0111
0001 0110
000t 0110
0000 0001
0000 0001
0000 0000
0000 0000
0111 1111
0111 1111
0111 1110
0111 1110
0110 1001
0110 1001
0110 1000
0110 1000
1001 0110
1001 0111
1000 0000
1000 0001
0111 1110
0111 1111
0110 1000
0110 1001
0001 0110
0001 0111
0000 0000
0000 0001
1111 1110
1111 1111
1110 1000
1110 1001
1001 0110
1001 0111
1000 0000
1000 0001
