Цифровая следящая система с защитой от сбоев

 

Сущность изобретения: система содержит блок задания положения (1), 5 сумматоров кодов (2, 4, 11, 13, 16). коммутатор (3), цифроаналоговый преобразователь (5), привод (б), цифровой датчик положения (7), блок задания скорости (8), регистр сдвига (9), 2 блока масштабирования (10, 15), компаратор (12), блок задания допуска (14), счетчик

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (!9) (1!) (ss)s 6 05 В 15/02, 23/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (,I ,!

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

I»

1» (21) 4809910/24 (22) 04.04.90 (46) 30.10.92. Бюл. N 40 (71) Научно-исследовательский институт автоматических систем (72) Г.Е.Подпоркин, Е. А. Никифоров и Е. Н. Мухамедова (56) Авторское свиДетельство СССР

N 1233102, кл; G 05 В 15/02, 1982.

Авторское свидетельство СССР

М 489074, кл. G 05 В 5/01. 1973 (прототип). (54) ЦИФРОВАЯ СЛЕДЯЩАЯ СИСТЕМА С

ЗАЩИТОЙ От С5ОЕВ (57) Сущность изобретения, система содержит блок задания положения (1), 5 сумматоров кодов (2, 4, 11, 13, 16). коммутатор (3), цифроаналоговый преобразователь (5), привод {6), цифровой датчик положения {7), блок задания скорости {8), регистр сдвига (9), 2 блока масштабирования (10, 15), компаратор (12), блок задания допуска (14), счетчик (17),2 элемента И (18, 19). 8 — 4 — 5- 6-7—

2 — 9 — 13 — ". 2 — 19 — 17 — 15 — 16 — 12 — t 8— 17, 8 — 10 — 11 — 16, 1 — 2 — 3 — 4, 19 — 9 — 3, 12 — 3, 2 — 13, 14 — 11. 1 ил, 1772782

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления и регулирования, в частности цифровых следящих систем. 5

Известна цифровая следящая система по а. са. Кг 1233102, от 16.11,82. (кл, 6 05 В 15/02), содержащая цифроаналоговый преобразователь (ЦАП) и последовательно соединенные привод, датчик положения и сумматор, 10 логический блок, коммутатор и управляемый делитель напряжения, где с целью расширения диапазона регулирования плавной скорости используется ЦАП, входы которого коммутируются с младшими, либо 15 со старшими разрядами выхода цифрового блока сравнения, Недостатком устройства является снижение точности при наличии сбоев а цифровом датчике, 20

Наиболее близким по техничсской сущности яВляе Гся устройство для управления приводом по а. св. !Ч 189074 от 27.12.73 (кл. 6 05 В 5/01), содержащее блок задания поло>кения, блок задания скорости, с перво- 25 го по пятый сумматоры кодов, цифроаналоговый преобрааоаатель, привод, цифровой датчик положения, первый и второй элементы И, регистр и блок задания допуска. причем шина тактовых импульсов устроистаа 30 соединена с первыми входами первого и

Вторйгс элементов И, Выход Олска задания поло>кения подклю сен к пергому входу первого сумматора кодов, ко BTOpOMó входу которогÎ подключен выход цифрового да Гчика 35 положения, соединенногс Входом с Выходом привода, Вход которого соединен с выХОДОМ цифрсэ н ало Го вс ГО и ".есб разОВателя. выход блока задания скорости подкл10чен к первому вход; второго сумматора кодов, 40 выход которого связан со входом цифроанBn0r0Bor0 преобразователя, выход первого сумматора кодов соединен с первым входом третьего сумматора кодов. выход блока задания допуска подключен к первому входу 45 четвертого сумматора кодов, Выход регистра соединен с вторым входом третьего сумматора кодов. При наличии слу Гайных сбоев в цифровом датчике. положения или а блок-; эадания положения разрывается эле. l- 50 рическая связь между первым

При уменьшении влияния сбоеа на привод происходит "включение" обратной связи по 55 поло>кению. Периодическое "включениевыключение" обратной связи по положению приводит к рывкам, кроме того увеличение ошибок привода Возмо>кно из-за неизбежного дрейфа. присущего приводу, не замкнутому по поло>кению, Таким образом недостатком известного устройства является снижение точности при наличии сбоев.

Целью настоящего изобретения является сохранение точности работы системы при наличии случайных сбоев, Поставленная цель достигается тем, что в цифровую следящую систему с защитой от сбоев, содержащую блок задания поло>кения, блок задания скорости, с первого по пятый сумматоры кодов, цифроаналоговый преобразователь (ЦАП), привод, цифровой датчик положения, первый и второй элементы И, регистр и блок задания допуска, причем шина тактовых импульсов устройства соединена с первыми входами первого и второго элементов И, выход блока задания поло>кения подклк>чен к первому входу первого сумматора кодов. Ко второму входу которог0 подключен выход цифрового датчика поло>кения, соединенного входом с выходом пр:. Вода, вход которого соединен с выходом L,èôpîàíàëoãOBoão преобразователя, выход бло,а задания скорости подключен к первому входу второго сумматора кодов, выход которого связан с входом цифроаналогового преобразователя, выход первого сумматора кодов соединен с первым Входо и третье о сумматора кодов, вы" îä блока задaêëB допуска подклочен к первому входу четвертого сумматора кодов, выход ре, ис:ра соединен с вторым Входом третье:: о сумматОра кодов, !3ведены первый и второй блоки масштабирования, счетчик, ксмпаратор и коммутатор, а реги тр выполнен В виде регистра сдвига. Причем, выход коммутатора подкл очен ко второму входу В!0рого сумматора кодов, Выход блока зBäBBèë скорости подключен ко входу первого блока масштабирования, выход которо,:о связан со вторым входом четвертого сумматора Ко доа, Вьыход котс >Ol 0 соединен с первым Вх0 дом пятог0 сумматора кодов, выход третьего суммB«one кодов Г1сдключен к первому Входу компара Гора, кс второму входу которого подключен выход пятого сумматор-> кодов, выход "больше или равно компаратора сосдинен с управля сщим входом ксммутатсоа и со вторым входом первого элемента И, выход "меньше" компаратора подключен ко:орому входу второго элемента И, выход которого подкл;очен к уг:равляющему входу регистра сдвига и входу сброса счетчика, выход первого элемента И связан со счетным входом счетчика, выход которого подключен кn входу второго блока масштабирования. соединенного выходом со вторым входом пята:-о сумматора кодов, выход первого сумматора кодов подпиочен к информа!,Ионном / Входу Г>ВГИО ра сдвиГа

1772782 рой элемент 19 И

50 и к первому информационному входу коммутатора, второй информационный вход которого связан с выходом регистра сдвига, а шина тактовых импульсов устройства подключена к входу синхронизации блока задания скорости и блока задания положения.

Все признаки, указанные в отличительной части формулы изобретения, каждый в отдельности известны и проявляют в процессе взаимодействия присущие им известные свойства, дающие каждый в отдельности известный положительный аффект. Однако совокупность введенных признаков обеспечивает получение сверхсуммарного эффекта, заключающегося в том., что предложенная система сохраняет точность при наличии сбоев.

Благодаря схемному решению в предложенном устройстве удерживается предыдущее значение ошибки при наличии сбоя вместо ступенчатого обнуления входа сумматора при срабатывании схемы защиты.

Кроме того. допускаемое значение приращения за такт переменно в зависимости от скорости и от длительности сбоя, что обеспечивает одинаковую эффективность схемы защиты во всем скоростном диапазоне и при сбоях разной длительности, Т. о. уды:.;тся сохранить прежнюю точность системы при наличии сбоев. что позволяет сделать вывод о наличии критерия

"существенные отличия".

Сущность предлагаемого изобретения поясняется чертежом. где представлена структурная схема цифровой следящей системы.

Цифровая следящая система содержит блок 1 задания положения, первый сумматор 2 кодов, коммутатор 3, второй сумматор

4 кодов, цифроаналоговый преобразователь 5 (ЦАП), привод 6. цифровой датчик 7 положения, блок 8 задания скорости, регистр 9 сдвига. первый блок 10 масштабирования, четвертый сумматор 11 кодов. компаратор 12, третий сумматор 13 кодов. блок 14 задания допуска. второй блок 15 масштабирования, пятый сумматор 16 кодов, счетчик 17. первый элемент 18 И, втоБлок 1 задания положения, блок 8 задания скорости представляют собой цифровой генератор функции или ЭВМ типа

"Электроника-60" с интерфейсом связи.и служат: блок 1 — для формирования кода, пропорционального заданному положению, блок 8 — для формирования кода. пропорционального заданной скорости.

Выход блока 1 задания положения соединен с первым входо л первого сумматора

2 кодов. Выход блока 8 задания скорости соединен с первым входом второго сумматора 4 кодов и через блок 10 масштабирования со вторым входом четвертого сумматора

13 кодов, первый вход которого соединен с выходом блока 14 задания допуска.

Второй сумматор 4 кодов последовательно соединен с цифроаналоговым преобразователем 5, приводом 6. цифровым датчиком 7 положения, выход которого соединен со вторым входом первого сумматора

2 кодов, Привод 6 представляет собой последовательно соединенные блок операционных усилителей, усилитель мощности, двигатель и силовой редуктор.

Выход первого сумматора 2 кодов соединен с первым входом третьего сумматора

13 кодов, с первым информационным входом коммутатора 3 и через информационный вход регистра 9 сдвига со вторым входом третьего сумматора 3 кодов, выход которого соединен с первым входом компаратора 12, второй вход которого соединен с выходом пятого сумматора 16 кодов.

Выход регистра 9 сдвига соединен со вторым информационным входом коммутатора 3, управляющий вход которого соединен с выходом "больше или равно" компаратора 12, который также соединен со вторым входом первого элемента 18 И. Выход "меньше" компаратора 12 соединен со вторым входом второго элемента 19 И. Выход четвертого сумматора 11 кодов соединен с первым входом пятого сумматора 16 кодов, второй вход которого через второй блок 15 масштабирования соединен с выходом с етчика 17, счетный вход которого соединен с выходом первого элемента 18 И, а вход сброса — с выходом второго элемента

19 И. который соединен с управляющим входом регистра 9 сдвига.

Выход коммутатора 3 соединен c0 BTO рым входом второго сумматора 4 кодов.

Регистр 9 сдвига осуществляет задержку выходного кода первого сумматора 2 кодов на один такт, где такт — время обновления информации, поступающей с блока 1 задания положения и блока 8 задания скорости. Блок 14 задания допуска может быть выполнен на выключателе типа ВДМ-1. Блоки 10 и 15 масштабирования выполнены на базе сдвиговых регистров (типа 155 ИР1).

Счетчик 17 осуществляет подсчет количества сбоев и может быть выполнен на микросхеме 155 ИЕ7.

Цифровая следящая система работает следующим образом, Блоки 1, 8 задания положения и скорости вырабатывают цифровые коды, пропор1772782 циональные заданным углу и скорости выходного звена привода, которые поступают на первый вход сумматора 2 кодов и первый вход сумматора 4 кодов, На второй вход сумматора 2 кодов поступает код цифрового датчика 7 положения, поэтому на выходе сумматора 2 кодов формируется код, пропорциональный ошибке следящей системы.

Ошибка следящей системы (Л i) поступает на регистр 9 сдвига и на второй вход сумматора 4 кодов через коммутатор 3, на второй вход которого с выхода регистра 9 сдвига поступает ошибка (Ль1) на предыдущем шаге, Таким образом на второй вход сумматора 4 кодов поступает, в зависимости от состояния управляющего входа коммутатора 3, текущая ошибка (Л ) следящей системы или ее значение (Л -1) на предыдущем такте.

Выходной код сумматора 4 кодов поступает на ЦАП 5, на выходе которого в анаголовой форме присутствует информация об ошибке и заданной скорости следящей системы, Привод 6 в соответствии с поступившим на его вход аналоговым сигналом изменяет поло>кение выходного звена привода, измеряемое цифровым датчиком 7, выходной код которого поступает на второй вход сумматора 2 кодов.

Коммутатором 3 управляет компаратор

12, на первый вход которого поступает формируемая сумматором 13 кодов разность (Л вЂ” Л ь1) между текущей ошибкой и ошибкой следящей системы на предыдущем такте в зависимости от количества сбоев подряд, что осуществляется за счет поступления управляющего сигнала с выхода второго элемента 19 И на управляющий вход регистра 9 сдвига, На второй вход компаратора поступает допускаемое значение погрешности Л дол, формируемое за счет сложения на сумматоре 16 кодов двух составляющих, Одна составляющая формируется за счет последовательного прохождения выходного сигнала фз блока 8 задания скорости через блок l0 масштабирования. который одновременно осуществляет операцию взятия модуля. и сумматор 1 кодов, на второй вход которо о поступает код с блока 14 задания допуска.

Вторая составля ощал. изменяющаяся в зависимости от числа сбоев подряд, формируется за счет поступления управляющего сигнала с выхода "больше или равно" компаратора через элемент 18 И на счетчик 17. и с выхода счетчика через блок 15 масштабирования на сумматор 11 кодов, Обнуление счетчика происходит за счет поступления сигнала с выхода элемента 19 И на вход сброса счетчика 17.

Лдоа Лн+ m1(у>з}+ m2 и. (1) где Л н — начальное значение допустимой ошибки, m1 — коэффициент масштабирования

10 блока 10, m2 — коэффициент масштабирования блока 15, и — число сбоев подряд.

На выход коммутатора 3 в соответствии

15 с управляющим сигналом с выхода компаратора проходят следующие значения ошибки: текущая ошибка Ai при (Л1 — Л1-1) <

< Лдоп

20 . или ошибка на предыдущем шаге Л|-1 при(Л1 — Л ь1) Лдо

T, c. при работе следящей системы на выходе сумматора 13 кодов с тактом, определяемым временем обновления информа25 ции, поступающей с блока 1, формируется разность (Л. — Л |-1).

Превышение этой разности относительно допускаемого значения свидетельствует о сбое в цифровом датчике 7 или в сумма30 торе 2 кодов, что фиксируется компаратором 12. который переключает коммутатор 3 на прохождение ошибки Л ь1 на предыдущем такте, если сбой единичный, Это же значение ошибки сохраняется, если сле35 дует несколько сбоев подряд.

Технико-зкономическая эффективность предложенной системы определяется двумя факторами, во-первых, вместо, как в прототипе, ступенчатого обнуления первого

40 входа сумматора 4 кодов при срабатывании схемы защиты, в предложенной системе удерживается предыдущее значение ошибки (Ль1); во-вторых, допускаемое значение приращения за такт (Лд>л ) переменно в

45 зависимости от скорости и от числа сбоев подряд, что обеспечивает одинаковую эффективность схемы защиты при наличии нескольких сбоев во всем скоростном диапазоне, т. е. допускаемое значение приращения ошибок должно быть увеличено за счет возможной динамической ошибки следящей системы и на больших скоростях, и при наличии в системе нескольких сбоев подряд., Т. о. при наличии сбоев в системе точность системы остается неизменной, Формула изобретения

Цифровая следящая система с защитой от сбоев, содержащая блок задания положе1772782

Составитель Е.Мухамедова

Техред М.Моргентал Корректор О.Кравцова

Редактор

Заказ 3845 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ния, блок задания скорости, с первого по пятый сумматоры кодов, цифроаналоговый преобразователь, привод, цифровой датчик положения. первый и второй элементы И, регистр и блок задания допуска, причем ши- 5 на тактовых импульсов устройства соединена с первыми входами первого и второго элементов И, выход блока задания положения подключен к первому входу первого сумматора кодов, к второму входу которого 10 подключен выход цифрового датчика положения, соединенного входом с выходом привода, вход которого соединен с выходом цифроаналогового преобразователя, выход блока задания скорости подключен к перво- 15 му входу второго сумматора кодов, выход которого связан с входом цифроаналогового преобразователя, выход первого сумматора кодов соединен с первым входом третьего сумматора кодов, выход блока за- 20 дания допуска подключен к первому входу четвертого сумматора кодов, выход регистра соединен с вторым входом третьего сумматора кодов, о т л и ч а ю ща я с я тем, что, с целью сохранения точности работы систе- 25 мы при возникновении случайных сбоев, в нее введены первый и второй блоки масштабирования, счетчик, компаратор и коммутатор, а рагистр выполнен в виде регистра сдви;.а, выход коммутатора подключен к 30 второму входу второго сумматора кодов, выход блока задания скорости подключен к входу первого блока масштабирования, выход которого связан с вторым входом четвертого сумматора кодов, выход которого соединен с первым входом пятого сумматора кодов, выход третьего сумматора кодов подключен к первому входу компаратора, к второму. входу которого подключен выход пятогосумматорв кодов, выход "Больше или равно" компаратора соединен с управляющим входом коммутатора и с вторым входом первого элемента И. выход "Меньше" компаратофа подключен к второму входу второго элемента И, выход которого подключен к управляющему входу регистра сдвига и входу сбросасчетчика, выход первого элемента И связан со счетным входом счетчика, выход которого подключен к входу второго блока масштабирования, соединенного выходом с вторым входом пятого сумматора кодов, выход первого сумматора кодов подключен к информационному входу регистра сдвига и к первому информационному входу коммутатора, второй информационный вход которого связан с выходом регистра сдвига, а шина тактовых импульсов устройства подключена к входам синхронизации блока задания скорости и блока задания положения.