Мультиплексор

 

Изобретение относится к микроэлектронике и импульсной технике и предназначено для использования в качестве электронного коммутатора и универсального логического модуля. Сущность изобретения: мультиплексор содержит восемь элементов 4-2И-5ИЛИ-НЕ, восемь элементов ИЛИ-НЕ, элемент 2-ЗИЛИ-2И, пять элементов НЕ, пять.адресных шин, тридцать две информационные шины и выходную шину. Для реализации мультиплексора требуется 125 МОП-транзисторов, 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (si)s Н 03 К 19/094

ГОСУДАРСТВ Е ННЫ И КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4869329/21 (22) 27.09.90 (46) 07.11.92. Бюл, N 41 (72) Л.Б. Авгуль, В.П, Супрун и Н.А. Егоров (56) 1, Авторское свидетельство СССР

N 1538248, кл. Н 03 К 19/094, 1988.

2. Авторское свидетельство СССР

М 1119003, кл. G 06 F 7/00, 1983, (54) MYJl ЬТИПЛ Е КСОР

Изобретение относится к микроэлектронике и импульсной технике и предназначено для использования в качестве электронного коммутатора и универсального логического модуля, Известен васьмиканальный мультиплексор, содержащий три элемента НЕ, четыре элемента 2-2ИЛИ-4И вЂ” НЕ и элемент

И вЂ” НЕ (1), Недостатком мультиплексора являются ограниченные функциональные возможности.

Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является универсальный логический модуль, который при п=5 выполняет функции тридцатидвухканального мультиплексора и содержит пять элементов НЕ и тридцать один блок разложения, каждый из которых состоит из двух элементов И и одного элемента ИЛИ (реализует функцию 2-2И-2ИЛИ) (2).

Недостатком известного мультиплексора является высокая конструктивная сложность, (57) Изобретение относится к микроэлектронике и импульсной технике и предназначено для использования в качестве электронного коммутатора и универсального логического модуля. Сущность изобретения: мультиплексор содержит восемь элементов 4 — 2И вЂ” 5ИЛИ-НЕ, восемь элементов ИЛИ-НЕ, элемент 2 — ЗИЛИ вЂ” 2И, пять элементов НЕ, пять адресных шин, тридцать две информационные шины и выходную шину. Для реализации мультиплексора требуется 125 МОП-транзисторов, 6 ил. Цель изобретения — упрощение конструкции мультиплексора.

Цель достигается тем, что в мультиплексор, содержащий пять элементов НЕ, вход

i-го из которых (i=-1, 2,..., 5) соединен с i-й адресной шиной мультиплексора, введены восемь элементов 4-2И вЂ” 5ИЛИ вЂ” Н Е, элемент

2 — ЗИЛИ-2И, четыре элемента ЗИЛИ вЂ” НЕ и 1 четыре элемента 2ИЛИ-НЕ, первый вход . с,4 первого из которых соединен с выходом первого элемента HE и первым входом второго элемента 2ИЛИ вЂ” НЕ, второй вход которого соединен с входом второго элемента

НЕ, выход которого соединен с вторым входом первого элемента 2ИЛИ вЂ” НЕ и первым входом третьего элемента 2ИЛИ-НЕ, второй вход которого соединен с входом первого элемента НЕ и первым входом четвертого элемента 2ИЛИ вЂ” HE, второй вход которого соединен с входом второго элемента НЕ, выход k-ro элемента 2ИЛИ вЂ” НЕ (k=1, 2, 3, 4) соединен с k-и входом j-го элемента 4-2И5ИЛ И вЂ” Н Е Ij=1, 2, ..., 8), (k+4)-й вход которого соединен с (4j+k-4)-й информационной шиной мультиплексора, третья адресная шина которого соединена с девятым входом (2k1774491

35

1)-го элемента 4-2 И-5ИЛ И-Н Е, выход которого соединен с первым входом k-го элемента ЗИЛИ вЂ” НЕ, второй вход которого соединен с выходом 2k-ro элемента 4 — 2И5ИЛ И вЂ” Н Е, девятый вход которого соединен с выходом третьего элемента НЕ, четвертая адресная шина мультиплексора соединена с третьим входом (2m-1)-ro элемента ЗИЛИ—

НЕ (m=1, 2), выход которого соединен с m-м входом элемента 2-3ИЛИ-2И, (m+2)-й вход которого соединен с выходом 2m-го элемента ЗИЛИ вЂ” НЕ, третий вход которого соединен с выходом четвертого элемента НЕ, пятая адресная шина мультиплексора соединена с пятым входом элемента 2 — ЗИЛИ2И, шестой вход которого соединен с выходом пятого элемента НЕ, а выход соединен с выходной шиной мультиплексора, причем элемент HE содержит два МОПтранзистора, затвор первого из которых соединен с входной шиной элемента, первая шина питания которого соединена с истоком первого транзистора, сток которого соединен с выходной шиной элемента и истоком второго транзистора, сток которого соединен с затвором и второй шиной питания, элемент 2ИЛИ вЂ” НЕ содержит три МОПтранзистора, затвор m-ro (m=1, 2) из которых соединен с m-й входной шиной элемента, первая шина питания которого соединена с истоком m-ro транзистора, сток которого соединен с выходной шиной элемента и истоком третьего транзистора, сток которого соединен с затвором и второй шиной питания, элемент ЗИЛИ вЂ” НЕ содержит четыре МОП-транзистора, затвор v-го из которых (v-1, 2, 3) соединен с v-и входной шиной элемента, первая шина питания которого соединена с истоком v-ro транзистора, сток которого соединен с выходной шиной элемента и истоком четвертого транзистора, сток которого соединен с затвором и второй виной питания, элемент 4-2И5ИЛИ вЂ” НЕ содержит десять МОП-транзисторов, затвор j-го из которых (j=1, 2, ..., 8) соединен с j-й входной шиной элемента, первая шина питания которого соединена с истоком (k+4)-го транзистора (k=1, 2, 3, 4) и истоком девятого транзистора, затвор которого соединен с девятой входной шиной элемента, а сток соединен со стоком k-го транзистора, выходной шиной элемента и истоком десятого транзистора, сток которого соединен с затвором и второй шиной питания элемента, исток k-го транзистора соединен со стоком (к+4)-го транзистора, элемент 2 — ЗИЛИ вЂ” 2И содержит семь МОПтранзисторов, затвор р-го из которых (р-1, 2, ..., 6) соединен с р-й входной шиной элемента, первая шина питания которого соединена с истоком седьмого транзистора, сток которого соединен с затвором, выходной шиной элемента и истоком (2r-1)-го транзистора(r=1, 2, 3), сток которого соединен с истоком 2r-ro транзистора, сток которого соединен с второй шиной питания элемента, Мультиплексор содержит восемь элементов 4-2И-5ИЛИ вЂ” НЕ, четыре элемента

2ИЛИ-НЕ, четыре элемента ЗИЛИ вЂ” НЕ, элемент 2 — ЗИЛИ вЂ” 2И и пять элементов НЕ, вход

1-го из которых (1=1, 2, „.. 5) соединен c i-й адресной шиной мультиплексора. Первый вход первого элемента 2ИЛИ вЂ” НЕ соеднен с выходом первого элемента НЕ и первым входом второго элемента 2ИЛИ-Н Е, Второй вход второго элемента 2ИЛИ-НЕ соединен с входом второго элемента НЕ, выход которого соединен с вторым входом первого элемента 2ИЛИ вЂ” НЕ и первым входом третьего элемента 2ИЛИ вЂ” НЕ, второй вход которого соединен с входом первого элемента НЕ и первым входом четвертого элемента 2ИЛИ—

НЕ, второй вход которого соединен с входом второго элемента НЕ. Выход k-го элемента 2ИЛИ вЂ” НЕ (k=1, 2, 3, 4) соединен с

k-м входом j-го элемента 4 — 2И вЂ” 5ИЛИ вЂ” НЕ (j=1, 2, .„, 8), (k+4)-й вход которого соединен с (4j+k-4)-й информационной шиной мультиплексора. Третья адресная шина мультиплексора соединена с девятым входом (2k-1)-го элемента 4-2И-5ИЛИ вЂ” НЕ, выход которого соединен с первым входом k-ro элемента ЗИЛИ вЂ” НЕ, Второй вход k-ro элемента ЗИЛИ вЂ” НЕ соединен с выходом 2k-го элемента 4-2И-5ИЛИ-НЕ, девятый вход которого соединен с выходом третьего элемента НЕ. Четвертая адресная шина мультиплексора соединена с третьим входом (2m-1)-ro элемента ЗИЛИ вЂ” НЕ (m=1, 2), выход которого соединен с m-м входом элемента 2-ЗИЛИ вЂ” 2И, (m+2)-й вход которого соединен с выходом 2m-ro элемента ЗИЛИНЕ, третий вход которого соединен с выходом четвертого элемента Н Е, Пятая адресная шина мультиплексора соединена с пятым входом элемента 2 — ЗИЛИ вЂ” 2И, шестой вход которого соединен с выходом пятого элемента НЕ, а выход соединен с выходной шиной мультиплексора, На фиг. 1 представлена функциональная схема мультиплексора, на фиг. 2, 3, 4, 5 и 6 — принципиальные схемы на МОП-транзисторах элементов НЕ, 2ИЛИ-НЕ, ЗИЛИНЕ, 4 — 2И вЂ” 5ИЛИ вЂ” НЕ и 2 — ЗИЛИ вЂ” 2И соответственно.

Мультиплексор содержит восемь элементов 4-2И вЂ” 5ИЛ И вЂ” Н Е 1...8, четыре элемента 2ИЛИ вЂ” HE 9...12. четыре элемента

ЗИЛИ вЂ” НЕ 13...16, элемент 2 — ЗИЛИ-2И 17 и

1774491

45

50 пять элементов HE 18...22, пять адресных шин 23...27, тридцать две информационные шины 28...59, выходную шину 60.

Отметим, что элемент 4 — 2И-5ИЛИ вЂ” НЕ реализует логическую функцию а1 ав ч аг ав ч аз а7 ч а4 ав ч а9, где а1 — значение сигнала íà t-м входе элемента (t=1, 2, ..., 9).

Элемент 2-ЗИЛИ-2И реализует логическую функцию

g=(b av Ьэ ч ЬДЬг ч Ь4ч Ьв), где b — значение сигнала на г-м входе эле-. мента (г=1, 2, ..., 6).

Элемент НЕ (фиг. 2) выполнен на одном переключательном 61 и одном нагрузочном

62 МОП-транзисторах, включенных между шинами питания 63 и 64. Вход 65 элемента соединен с затвором транзистора 61, а выход 66 элемента — со стоком транзистора 61 (истоком транзистора 62).

Элемент 2ИЛИ вЂ” НЕ (фиг. 3) выполнен на двух переключательных 67 и 68 и одном нагрузочном 69 МОП-транзисторах, включенных между шинами питания 70 и 71. Входы 72 и 73 элемента соединены соответственно с затворами транзисторов

67 и 68, а выход 74 элемента — со стоками транзисторов 67 и 68 (истоком транзистора

69).

Элемент ЗИЛИ-HE (фиг. 4) выполнен на трех переключательных 75, 76 и 77 и одном нагрузочном 78 МОП-транзисторах, включенных между шинами питания 79 и 80. Входы 81, 82 и 83 элемента соединены соответственно с затворами транзисторов

75, 76 и 77, в выход 84 элемента — со стоками транзисторов 75, 76 и 77 (истоком транзистора 78), Элемент 4 — 2И вЂ” 5ИЛИ вЂ” НЕ (фиг. 5) выполнен на девяти переключательных 85, 86, ..., 93 и одном нагрузочном 94 МОП-транзисторах, включенных между шинами питания

95 и 96. Входы с первого по девятый 97, 98, ..., 105 элемента соединены соответственно с затворами транзисторов 85. 87, 89, 91, 86, 88, 90, 92 и 93, а выход 106 элемента — со стоками транзисторов 85, 87, 89, 91 и 93 (истоком транзистора 94).

Элемент 2 — ЗИЛИ вЂ” 2И (фиг. 6) выполнен на шести переключательных 107, 108, 109, 110, 111 и 112 и одном нагрузочном 113 MOllтранзисторах, включенных между шинами

114 и 115 питания. Входы с первого по шестой

116, 117,...,121 элемента соединены соответственно с затворами транзисторов 107, 110, 108, 111, 109 и 112, а выход 122 элемента — с истоками транзисторов 110, 111 и 112 (со стоком и затвором транзистора 113).

Мультиплексор работает в двух режимах.

В режиме коммутатора на адресные шины 23...27 подаются двоичные переменные х1...хв соответственно, составляющие двоичный номер й=16хг+8хг+4хз+2х4+хв информационной шины, которая подключается к выходу.

В режиме универсального логического модуля на информационные шины 28.„59 подается вектор значений Uguo, u>, ...., ug>) реализуемой логической функции пяти переменных F=F(xi, хг, хз, х4, х5), двоичные перембнные которой х), хг, хз, х4, хв поступают на адресные шины 23„.27 соответственно. На выходной шине 60 сигнал совпадает со значением F на данном наборе переменных х1, хг, ..., х5, fl р и м е р. Определим сигналы на информационных шинах мультиплексора при реализации логической функции

Г(х1, хг, х3, х4, х5)=х1ХЗ ч хзх4х5.

Очевидно, U=(0000 1111 0000 1111 0000

0100 0000 0100).

Тогда сигнал логического "0" должен быть подан на информационные шины 28, 29, 30, 31, 36, 37, 38, 39, 44, 45, 46, 47, 48, 50, 51, 52, 53, 54, 55, 56, 58, 59; сигнал логической "1" — на информационные шины 32, 33, 34, 35,40,41,42,43,49 и 57.

Формула изобретения

Мультиплексор. содержащий пять элементов НЕ, вход i-го из которых (i=1, 2...„5) соединен с 1-й адресной шиной мультиплексора, о т л и ч а ю щ и й.с я тем, что, с целью упрощения, он содержит восемь элементОф

4 — 2И вЂ” 5ИЛИ вЂ” НЕ, элемент 2 — ЗИЛИ вЂ” 2И, четыре элемента ЗИЛИ вЂ” НИ и четыре элемента

2ИЛИ вЂ” HE, первый вход первого из которых соединен с выходом первого элемента HE u первым входом второго элемента 2ИЛИНЕ, второй вход которого соединен co аходом второго элемента НЕ, выход которого соединен с вторым входом первого элемента 2ИЛИ вЂ” НЕ и первым входом третьего элемента 2ИЛИ-НЕ, второй вход которого соединен с входом первого элемента НЕ и первым входом четвертого элемента 2ИЛИНЕ, второй вход которого соединен с входом второго элемента НЕ, выход k-го элемента 2ИЛИ-НЕ (k-1, 2, 3, 4) соединен с

k-м входом j-ro элемента 4 — 2И вЂ” 5ИЛИ-НЕ (j=1, 2...„8), (k+4)-й вход которого соединен с (4)+К-4)-й информационной шиной мультиплексора, третья адресная шина которого соединена с девятым входом (2k-1)-го элемента 4-2И-5ИЛИ-НЕ, выход которого соединен с первым входом k-го элемента

ЗИЛИ-НЕ, второй вход которого соединен с

177449 выходом 2k-го элемента 4 — 2И-5ИЛИ-НЕ, девятый вход которого соединен с выходом третьего элемента НЕ, четвертая адресная шина мультиплексора соединена с третьим входом (2m — 1)-ro элемента ЗИЛИ вЂ” НЕ (m=1, 2), выход которого соединен с m-м входом элемента 2-3ИЛИ-2И, (m+2)-й вход которого соединен с выходом 2m-го элемента

ЗИЛИ вЂ” HE, третий вход которого соединен с выходом четвертого элемента НЕ, пятая адресная шина мультиплексора соединена с пятым входом элемента 2 — ЗИЛИ вЂ” 2И, шестой вход которого соединен с выходом пятого элемента НЕ, а выход соединен с выходной шиной мультиплексора, причем элемент HE содержит два MOll-транзистора, затвор первого из которых соединен с входной шиной элемента, первая шина питания которого соединена с истоком первого транзистора, сток которого соединен с выходной шиной элемента и истоком второго транзистора, сток которого соединен с затвором и второй шиной питания, элемент

2 ИЛ И-Н Е содержит три МОП-транзистора, затвор м-ro (м=1, 2) из которых соединен с м-й входной шиной элемента, первая шина питания которого соединена с истоком м-ro транзистора, сток которого соединен с выходкой шиной элемента и истоком третьего транзистора. сток которого соединен с затвором и второй шиной питания, элемент

ЗИЛИ-НЕ содержитчетыре МОП-транзистора, затвор у-го из которых (у-1, 2, 3) соединен с у-й входной шиной элемента, первая шина питания которого соединена с истоком у-го транзистора, сток которого соеди5 нен с выходной шиной элемента и истоком четвертого транзистора, сток которого соединен с затвором и второй шиной питания, элемент 4 — 2И вЂ” 5ИЛИ-НЕ содержит десять

МОП-транзисторов, затвор j-го иэ которых

10 (j=1, 2, ..., 8) соединен с J-й входной шиной элемента, первая шина питания которого соединена с истоком (k+4)-го транзистора (k=1, 2, 3, 4) транзистора и истоком девятого транзистора, затвор которого соединен с

15 девятой входной шиной элемента, а сток соединен со стоком k-го транзистора, выходной шиной элемента и истоком десятого транзистора, сток которого соединен с затвором и второй шиной питания элемен20 та, исток k-го транзистора соединен со стоком (k+4)-ro транзистора. элемент

2-ЗИЛИ-2И содержит семь МОП-транзисторов, затвор р-го иэ которых (р=1, 2, ..., 6) соединен с р-й входной шиной элемента, 25 первая шина питания которого соединена с истоком седьмого транзистора, сток которого соединен с затвором, выходной шиной элемента и истоком (2г-1)-го транзистора (r-1, 2, 3), сток которого сое30 динен с истоком 2r-го транзистора, сток которого соединен с второй шиной питания элемента.

1774491

1774491

70

Фиа 3

Acre. б фиг. т

Составитель В.Супрун

Тех ред М. Моргентал Корректор В. Петраш

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 3935 Тираж Подписное .ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб., 4/5