Устройство для возведения в квадрат @ -разрядных двоичных чисел

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах оперативной обработки информации . Целью изобретения является сокращение аппаратурных затрат на реализацию устройства для возведения в квадрат при больших значениях п, где п - разрядность исходных чисел. Цель изобретения достигается за счет сокращения количества сумматоров , необходимых для суммирования частичных произведений. Для достижения цели устройство содержит дешифраторы значений пар двоичных разрядов исходного числа, блок промежуточной обработки и блок формирования частичных квадратов. Двоичные разряды исходного числа разделяются на пары, при сочетании двоичных разрядов в паре 01 или 10 на суммирование передается частичное произведение, соответствующее двоичному разряду, равному 1 в этой паре разрядов, при сочетании 11 на суммирование передается сумма этих частичных произведений, предварительно образованная в блоке формирования утроенных значений частей исходного числа.4 ил. сл СУстройство для возведения в квадрат @ -разрядных двоичных чисел Устройство для возведения в квадрат @ -разрядных двоичных чисел Устройство для возведения в квадрат @ -разрядных двоичных чисел Устройство для возведения в квадрат @ -разрядных двоичных чисел Устройство для возведения в квадрат @ -разрядных двоичных чисел Устройство для возведения в квадрат @ -разрядных двоичных чисел Устройство для возведения в квадрат @ -разрядных двоичных чисел Устройство для возведения в квадрат @ -разрядных двоичных чисел 



 

Похожие патенты:

Изобретение относится к вычислительной технике, а именно к арифметическим устройствам для реализации множительноделительных операций, универсальным и специализированным вычислителям

Изобретение относится к цифровой вычислительной технике и может быть использовано в устройствах вычислительной техники для извлечения корня n-й степени из частотного сигнала

Изобретение относится к вычислительной технике и позволяет вычислить модуль комплексного числа в последовательном коде в двоично-десятичной системе счисления по приближенной формуле (a + 112b, b + 112a, a b, М

Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных вычислительных системах для аппаратной реализации операции извлечения квадратного корня из комплексного числа

Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных вычислительных системах для аппаратной реализации операции извлечения квадратного корня из суммы квадратов

Изобретение относится к вычислительной технике, предназначено для возведения в произвольную степень информационного сигнала, представленного в параллельном двоичном коде, и может быть использовано в геофизической аппаратуре для поиска и разведки газовых месторождений, а также для определения концентрации газа в различных технических средах и сооружениях

Изобретение относится к автоматике, измерительной и вычислительной технике и может быть использовано в специализированных вычислительных устройствах для вычисления функции от К аргументов, представленных одновременно начинающимися временными интервалами

Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универсальных цифровых вычислительных машин

Изобретение относится к автоматике и вычислительной технике и может найти применение при воспроизведении и вычислении параболических функций типа у ао ± aix ± Э2х2, аргумент которых представлен кодом

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах

Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных специализированных ЭВМ, Целью изобретения является расширение класса решаемых задач за счет возможности воспроизведения корней степени m выше пятой

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах в качестве арифметического блока. Техническим результатом является увеличение быстродействия, а также возможность реализации функции устройства для деления и устройства для извлечения квадратного корня в едином устройстве. Устройство позволяет производить операцию деления и извлечения квадратного корня в формате с плавающей точкой в соответствии со стандартом IEЕЕ 754 с одинарной и двойной точностью. Причем входные операнды могут быть представлены в формате с плавающей точкой как одинарной, так и двойной точности. Устройство содержит блок выделения степени и мантиссы входных операндов, схему управления 3-ступенчатым конвейером блока входных регистров, блок входных регистров, схему управления блока сумматоров и блока умножителей, блок умножителей, блок сумматоров, блок формирования результатов вычисления. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и автоматизированных системах научных исследований, в частности, при вычислении функции вида (y/x)n. Техническим результатом является повышение быстродействия устройства. Устройство содержит сумматоры-вычитатели, регистры сдвига, блок элементов И, блок ограничения числа итераций, включающий сумматор-вычитатель, счетчик итераций, регистр и генератор серии импульсов. 1 ил., 1 табл.

Изобретение относится к области вычислительной техники и предназначено для использования в специализированных вычислительных устройствах. Техническим результатом является повышение точности функционирования устройства. Устройство содержит счетчики, схему сравнения, блок управления, элементы И, делители частоты, элемент НЕ, блоки пересчета импульсов. 2 ил.
Наверх