Устройство для сопряжения

 

Изобретение относится к области вычислительной техники и может быть использовано для построения системы обмена информацией между различными устройствами вычислительных комплексов, например между вычислительными машинами и внешними абонентами. Целью изобретения является уменьшение времени перенастройки устройства при организации мультиплексного режима обмена информацией Устройство для сопряжения содержит блоки согласования интерфейсов первой и второй групп, первую матрицу размерностью NxK КЭ, вторую матрицу размерностью МхК КЭ, N+K блоков памяти и N+M дешифраторов Каждый КЭ содержит два элемента И и шинный формирователь КЭ настраивается на коммутацию при поступлении на вход разрешения единичного сигнала с выхода де шифратора во время фазы настройки. Одновременно в устройстве может настраиваться , а затем функционировать на фазе обмена К каналов связи. 1 з.п. ф-лы, 2 ил

COl03 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (ss>s G 06 F 13/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4793325/24 (22) 14.02.90 (46) 30.12,92. Бюл. N 48 (71) Киевский политехнический институт им.50-летия Великой Октябрьской социалистической революции (72) А.Г.Накалюжный, Б,Т.Каримов, В.П,Тарасенко, Е.M.Øâåö и А.K.Êàëèíîâñêèé (56) Авторское свидетельство СССР

N 1118993, кл. G 06 F 15/16, 1985.

Авторское свидетельство СССР

N. 1508221, кл, G 06 F 13/00. 1987 (и рототип), (5 4) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ (57) Изобретение относится к области вычислительной техники и может быть использовано для построения системы обмена информацией между различными устройстИзобретение относится к области вычислительной техники и может быть использовано для построения системы обмена информацией между различными устройствами вычислительных комплексов. например вычислительными машинами и внешними абонентами, Известны устройства, выполняющие функции сопряжения между несколькими процессорами, устройствами ввода-вывода и содержащие блоки согласования, периферийные процессоры, перекрестную коммутационную матрицу и периферийные запоминающие устройства (Мультипроцессорные системы и параллельные вычисления. М.: Мир, 1976, гл. 1), Недостатками известных устройств являются их сложность и большие аппаратурные затраты.

„„5U 1784984 Al

2 вами вычислительных комплексов, например между вычислительными машинами и внешними абонентами. Целью изобретения является уменьшение времени перенастройки устройства при организации мультиплексного режима обмена информацией.

Устройстводля сопряжения содержит блоки согласования интерфейсов первой и второй групп, первую матрицу размерностью NxK

КЭ, вторую матрицу размерностью МхК КЭ, N+K блоков памяти и M+M дешифраторов.

Каждый КЭ содержит два элемента И и шинный формирователь. КЭ настраивается на коммутацию при поступлении на вход разрешения единичного сигнала с выхода дешифратора во время фазы настройки.

Одновременно в устройстве может настраиваться, а затем функционировать на фазе обмена К каналов связи. 1 з.п. ф-лы, 2 ил

Известно устройство для сопряжен ля, содержащее две группы блоков согласова- ния интерфейсов, первые вход и выход каждого из которых соединены с соответствующими информациснными входами и Bblходами устройства, узел настройки и матрицу коммутирующих элементов, причем первые входы и выходы коммутирующих элементов связаны с блоками согласования интерфейсов первой группы, а вторые входы и выходы соединены с блоками согласования интерфейсов второй группы.

Недостатками данного устройства яв1яются низкие надежность и функциональн е возможности.

Наиболее близким к изобретению о технической сущности является устройс1во для сопряжения, содержащее две группы из

N u M блоков согласования интерфейсов

1784984

10 лагается, что символические имена выдают- 15 ся с вычислительных машин и с внешних

20 нию временных задержек передачи 40 ции мультиплексорного режима обмена информацией, 45

50 первую и вторую группы информационных входов-выходов устройства, второй инфор- 55 мационный вход-выход и выход I-.го блока согласования интерфейса второй группы (i =

1, M) соединены соответственно с первыми информационными входами-выходами и управляющими входами коммутирующих элесоответственно, информационные входывыходы каждого из которых образуют информационные входы-выходы устройства, К регистров адреса, информационные выходы которых подключены к К информационным шинам, первую и вторую матрицу коммутирующих элементов размерностью соответственно(йхК) и (МхК), причем управляющие входы"и" выходы всех коммутирующих элементов связаны с управляющими шинами, а информационные входы-выходи всех коммутирующих элементов соединены с информационными шинами.

При работе данного устройства и редпоабонентов. На соответствующие информационные входы выдача их может производиться как программным, так и аппаратным способом; При программном способе настройки устройства сопряжения требуется минимальные дополнительные аппаратные затраты, но этот способ будет значительно уступать по времени аппаратному способу настройки. При аппаратном способе настройки для выдачи символических имен требуются значительные аппаратные затраты в каждом вычислительном устройстве в отдельности, подключаемом к устройству сопряжения; Для согласования их работы во время настройки каналов связи требуется синхронизация режимов их работы, что приводит к дублировайию значительной части аппаратуры в каждом устройстве и к увеличению времени на передачу сигналов по интерфейсу, Использование вышеприведенных устройств для сопряжения приводит в конечном итоге к непроизводительным затратам в аппаратуре и к увеличесигналов.

Цель изобретения — уменьшение времени перенастройки устройства при организаПоставленная цель достигается тем, что в устройство для сопряжения, содержащеи две матрицы коммутирующих элементов и две группы блоков согласования интерфейсов, причем первые информационные входы-выходы блоков согласования интерфейсов первой и второй групп образуют

35 ментов l-й строки второй матрицы, вторые информационные входы-выходы коммутирующих элементов J-го столбца второй матрицы (j — = 1, К) соединены через J-e информационную шину устройства с первыми информационными входами-выходами, коммутирующих элементов j-ro столбца первой матрицы, управляющие входы которых подключены через J-ю управляющую шину с управляющими выходами коммутирующих элементов J-го столбца второй матрицы, вторые информационные входы-выходы и управляющие выходы коммутирующих элементов р-й строки первой матрицы (р = 1, М) соединены соответственно со вторым информационным входом-выходом и входом р-го блока согласования интерфейса первой группы, выходы блоков согласования интерфейсов первой группы и входы блоков согласования интерфейсов второй группы образуют соответственно группы управляющих выходов и входов устройства, входы настройки коммутирующих элементов первой и второй матриц соединены со входом настройки устройства, введены счетчик адресов, блоки памяти и группа дешифраторов, причем вход сброса счетчика подключен к входу сброса устройства, вход увеличения содержимого счетчика адресов соединен с входом настройки, информационный выход счетчика адресов подведен к адрес1 ым входам блоков памяти группы, информационные выходы которых подключены ко входам соответствующих дешифраторов группы, адресный вход коммутирующего элемента р-й строки и J-ro столбца первой матрицы соединен с J-м выходом с р-го дешифратора группы, адресный вход коммутирующего элемента 1-й строки и j-го столбца второй матрицы соединен с J-м выходом (N+I)-ro дешифратора группы, а коммутирующий элемент содержит первый элемент И, второй элемент И и шинный формирователь, первый и второй информационные входы-выходы которого образуют соответственно первый и второй информационные входы-выходы коммутирующего элемента, первый вход первого элемента И является адресным входом коммутирующего элемента, вход настройки связан со вторым входом первого элемента И. выход которого подведен ко входу выборки шинного формирователя и первому входу второго элемента И, второй вход которого связан со входом задания направления передачи шинного формирова теля и образует управляющий вход коммутирующего элемента, выход второго элемента И образует управляющий выход коммутирующего элемента, 1784984

5 6

На фиг. 1 представлена блок-схема уст- К155ЛН8. Элементй этих микросхем:имеют ройства; на фиг. 2 — функциональная схема три состояния на выходе и по два независйкоммутирующего элемента, мых вхбда, один из которых является управУстройство для сопряжения содержит ляющим (в описании ему соответствует (фиг. 1) две группы блоков согласования ин- 5 первый вход), а другой — информационным терфейсов 1 (первая группа — из N блоков, (в описании второй вход). При нуле на упвторая — из M блоков), две матрицы комму- равляющем входе :выход элемента имеет тирующих элементов 2 (первая из йхК зле- высокоомное состояние, а при единице ментов, вторая из МхК элементов), N+M передаетсянавыходсостояйияинформациблоков3памяти; группууправляющихвыхо- 10 онного входа. Блоки согласования интердов 4, первую группу информационных вхо- — фейсов 1 представляют собой формирова- дов-выходов 5, групйу управляющих входов тели (служат для сотласованйя урбвней сиг6, и вторую группу информационных вхо- налов, поступающйх от различйых. устдов-выходов 7. Выход и второй информаци- ройств вычислительных комплексов, число онный вход-выход I-го блока согласования 15 которых определяется числом информаци- . интерфейса 1 второй группы (I =1, M) соеди- онных и управляющих линий, необходимых нены соответственно с управляющимй вхо- для связи устройств вычислительного компдами 8 и первыми информационными лекса). Эти блоки могут быть выполнены с. входами-выходами 9 коммутирующих использованием микросхемпреобразоватеэлементов 2 I-й строки второй матрицы. 20 лей уровней ЭСЛ-ТТЛ (К500ПУ125), ТТЛУправляющие выходы 10 и вторые инфор- ЗСЛ (К500ПУ124), КМДП-ТТЛ (К176ПУ1, мационные входы-выходы 1I коммутирую- К56ПУ4), ТТЛ-КМДП (К155ЛНЗ, К155ЛН5) и щих элементов 2 j-го столбца второй . др. Счетчик адресов на микросхеме матрицы (j = 1, К) соответственно соединены — К555ИЕ10. через j-e управляющие шины 12 и информа- 25: Устройство работает следующим обрационные шины 13 с управляющими входами .зом. В исходном состоянии в блоках памяти .8 и первыми информационными входами- 3 записана программа коммутации.в виде выходами 9 коммутирующих элементов 2 последовательности символйческих имен

j-ro столбца первой матрицы, " для образования каналов связи.

На фиг. 1 показаны вход 14 настройкй и 30 В работе устройства сопряжения можно вход сброса 15 устройства, Коммутирующий выделить фазу настройки и фазу обмена. На элемент 2 содержит (фиг. 2) адресный вход . фазе настройки производится образование

" 16, элемент И 17, шинный формирователь: тех каналов связи, которые необходимы для

: IS иэлемент И 19. Адресные входы 20 всех "обмена информацией между. вычислиблоков памяти 3, информационные выходы 35 тельными устройствами на фазе обмена. которых подключены Ко входам соответст- Одновременно в устройстве может настра ..вующихдешифраторов группы 21, образуют. иваться, а затей функционировать на фазе .. выход счетчика 22 адресов (фиг. 1).. обмена К каналов связи. Причем связь предлагаемое устройство сопряжения между любыми двумя вычислительнымй усможет быть выполнено с использованием 40. тройствами может быть образована К раз° элементов различйых серий. Так, например, личными способами путем подключения их в качестве первого элемента И 17 могут кодной и той же паресоединительнйх шин быть использованы микросхемы К155ЛЕ1.. из К возможных.

Блоки памяти 3 могут быть реализованы на .:.:; Перед началом работы устройства сомикросхемах К541 РУ2 и дешифратор 12 — на 45 и ряже н ия на вход сброса устройства,15 микросхеме К555ИД4. Шинный формирова-- : выдается сигнал сброса, который устайавтель 18 используется для отключения или ливает счетчик адресов 22 в нулевое состоподключения Источников и приемников ий- яние. формации к шинам, так как их информаци- .: Вовремяфазынастройкиканаловсвязи онные выходы имеют три выходных 50 по входу настройки 14 поступает нулевой состояния. Шинный формирователь 18 мо- . сигнал, который действует на протяженйи жет быть реализован:на микросхеме: всего времени Настройки и через элемент,И

K58OBA8G. Для управления работой микро-. - I7 подается на входы выборки шинного схемы К580ВА86 имеется два входа: вход, формирователя 18 и элемента И 19. Под который управляет выборкой кристалла (в 55 возд йствием нулевого сигнала выход описании ему соответствует вход выборки) элемента И 19 и-входы-выходы шинного и вход, который определяет направлейие формирователя 18 переводятся в высокопередачи информации (в описании — вход . импедансное состояние, при этом запрещазадания направления), Вторые элементы И ется передача информаций через

19 могут быть реализованы на микросхемах коммутирующий элемент 2. Одновременно

1784984 нулевой сигнал настройки подается на вход счетчика адресов 22 и увеличивает содержимое счетчика адресов 22, устанавливая 1-й адрес.

С выхода 20 счетчика адресов 22 1-й 5 адрес поступает на адресные входы блоков памяти 3, С информационных выходов блоков памяти 3 на вход дешифратора 21 будет поступать символическое имя, соответствующее фазе настройки. B результате де- 1 шифрации символического имени в дешифраторе 21 на соответствующем выходе будет единица, а на остальных выходах нули. Этот единичный сигнал поступает на адрес н ы и вход 16-коммутирующего элемента 2 I-й строки)-го столбца и далее подается на первый вход первого элемента И 17 и тем самым настраивает коммутирующий эле- . мент 2 i-й строки на работу. При этом коммутирующий элемент 2, на который 2 поступает единичный сигнал, будет подготовлен к передаче информации между вычислительными устройствами;

Ёулевые сигналы с остальных въ|ходов дешифратора 21 I-й строки поступают на 2 адресные входы остальных коммутирующих элементов 2 I-й строкй, которые отключаются тем самым -от информационных шин 13.

По окончании настройки на входе на- 3 стрбйки 14 устанавливается единичный сигнал„который подается на второй вход первого элемента И 17 йа и растяжении всего времени обмена. На первый вход элемента

И 17 в зависимости от программь1 коммутации йодается из выходов дешифратора 21 единичный или нулевой сигналы. При поступлении нулевого сигнала на первый вход элемента И 17 на выходе его формируется нулевой сигнал, который подается на входы выборки шинного формирователя 18 и пер- . вый вход элемента И 19, запрещая обмен информации. При поступлении единичного сигнала на первый вход элемента И 17 выход элемента И. 17 переводится в единичное состояние, Единичный сигнал поступает на входы выборки шинного формирователя 18 и первый вход элемента И 19 и тем открывает их для обмена информаций, т.е. осуществляется подключение вычислительных устройств к информационным шинам 13 и управляющим шинам 12.

Устройство сопряжения обеспечивает образование каналов связи между парами (вычислительная машина — внешний абонент), при этом коммутируются как информационные, так и управляющие сигналы. B каждом коммутирующем элементе 2 осуществляется управляемая передача информации между первым 9 и вторым 11 информационными входами-выходами. Направление передачи информации через коммутирующий элемент задают сигналы, поступающие на его управляющий вход 8 и далее на вход задания направления передачи шинного формирователя 18. При единичном сигнале на управляющем входе 8 информация передав-.ся в направлении с первого информационного входа-выхода 9 на второй 11, а при

0 нулевом сигнале-со второго информационного входа-выхода 11 на первый 9, На фазе обмена будет производиться

- обмен информацией по тем каналам связи, которые были образованы на фазе настрой5 ки. Так, например, если.на фазе настройки был образован канал связи между i-й вычислительной машиной (BM) и р-м внешним . абонентом (ВА) через информационные и управляющие шины j-ro столбца, то управ0 лающие сигналы будут постуйать по следующему пути. управляющий вход 6, вход и выход i-ro блока согласования интерфейсов

1 второй группы, управляющий вход 8, второй элемент И 19, управляющий выход 10

5 коммутирующего элемента 2 l-й строки )- ro столбца (КЭЦ) второй матрицы, J-я управляющая шина 12, управляющий вход 8, второй. элемент И 19, управляющий выход 10 коммутирующего элемента 2 р-й строки j ro

0 столбца {КЭр)) первой матрицы, вход и выход р-ro блока согласования интерфейсов 1. первой группы, информационный выход 4..

При единичйом сигнале на управляющем входе 6 информации. будет передава гься

35 от BM к BA по следующему пути . информа- ционный вход-выход 7, первый вход-выход и второй вход-выход блока согласования интерфейсов 1 1-й строки второй группы, первый информационный вход-выход 9, 40 шинный формирователь 18, второй информационный вход-выход 11 КЭЦ, J-я информационная шина 13,.первый информационный вход-выход 9, шинный формирователь 18, второй информационный вход-выход11 КЭр), 45 второй вход-выход и первый вход-выход блока согласовайия интерфейсов первой группы и информационный вход-выход 5 р-й строки; При нулевом сигнале на управляющем входе 6 информация будет передаваться

50 от BA к BM только в обратном порядке следования вышеприведенного пути; .В случае невозможности образования связи между i-й BM и р-м ВА через J-e информационную и управляющую шины из-за

55 неисправности одного из коммутирующих элементов КЭЦ первой матрицы или КЭр) второй матрицы, устройство позволяет организовать подобную связь через любую другую r.-ю информационную и управляющую шины (r = 1, К; r Ф J). Это может быть

1784984

10

25 .с первыми информационными входами-вы30 ющую шину с управляющими выходами коммутирующих элементов j-го столбца второй матрицы, вторые информационные входы-выходы и управляющие выходы ком40. мутирующих элементов р-й строки первой матрицы (р = 1, N) соединены соответственно с вторым информационным входом-выходом и входом р-го блока согласования интерфейса первой группы, выходь1 блоков

45 согласования интерфейсов первой группы и входы блоков согласования интерфейсов второй группы образуют соответственно группы управляющих выходов и входов устройства, входы настройки коммутирующих

50 элементов первой и второй групп соединены с входом настройки устройства, а т л ич а ю щ е е с я тем, что, с целью уменьшения времени перенастройки устройства при организации мультиплексного режима абме55 на информацией, в устройство введены счетчик адресов, группа блоков памяти и группа дешифраторов. причем вход сброса счетчика подключен к входу сброса устройства, вход увеличения содержимого достигнуто путем изменения символических имен в программе коммутации соответствующих взаимодействующих устройств, При этом функции j-x шин не теряются. Они могут быть использованы для коммутации любой другой пары устройств вычислительного комплекса для установления связи между которыми не используются исправные коммутирующие элементы, Технико-экономический эффект заключается в следующем. Использование предлагаемого устройства сопряжения позволяет уменьшить время перенастройки в вычислительных комплексах с системой связи, производящей обмен информации s мультиплексном режиме, по сравнению с использованием для этой цели устройства прототипа.

Время перенастройки устройства в основном определяется количеством временных тактов вСех необходимых сигналов.

Количество временных тактов для перенастройки в устройстве прототипа определяется . следующими сигналами: 1. "выдать сброс и начало настройки", 2. "выдать символическое имя", 3. "выдать сигнал синхрониза.ции", 4. "выдать конец настройки". Итого получается 4 временных такта, а для предлагаемого устройства необходимы всего 2 такта: 1. "выдать начало настройки", 2. "выдать конец настройки", Сигнал сброса вданном устройстве является общим и подается для всего устройства перед началом работы.

Таким образом, время перенастройки сокращается в P = 4 z/2 т = 2 раза; 3

Кроме того, предлагаемое устройство йозволяет существенно упростить схему и уменьшить аппаратурные затраты. Аппаратурнь(е затраты устройства сопряжения в основном определяются количеством коммутирующих элементов (N+M)K. Количество коммутирующих элементов в устройствепрототипе и в предлагаемом устройстве одинаковое, а сложность же самих коммутирующих элементов 2 в значительной мере зависит от разрядности L передаваемой информации. Кроме коммутирующих элементов, в предлагаемом устройстве дополнительно введены N+M блоков памяти и

N+M дешифраторов. Аппаратурные затраты для прототипа получим в виде формулы $1=

= Зьси + Зкз + ЗРг + 3cx.cp,тр., где Зьси— затраты на блоки согласования интерфейсов, Зкэ — затраты на коммутирующие элементы, Зрг — затраты на регистры, Зсх.ср.тр.— затраты на схемы сравнения и триггеры.

Аппаратурные затраты для предлагаемого устройства Зг = Зьси+ Зкэ+ 33у.дщ., где Ззу.дщ — затраты на блоки памяти и дешифраторы.

Таким образом, аппаратурные затраты при и = M-- К уменьшаются в

«s и-м 2L+ м+ к L+1 + KL+(Iv l+íiK(log„<+ a>1

% (N+M) L+(M+ ((+ )+(м+щк+ь vl

2L+l tl

= — — — раза

Так, например, для = 8, N = 24 значение R составляет:

16 +!оцг24 21 °

R—

16 .16

= — =1,3 раза

Формула изобретения

1. Устройство для сопряжения, содержащее две "матрицы- ((омм гтиру(ащих злементов и две группы блоков согласования интерфейсов, причем первые информационные входы-выходы блоков согласования интерфейсов первой и второй групп образуют первую и вторую группы информационных входов-выходов устройства, второй информационный вход-выход и выход )-ro блока согласования интерфейса второй группы 0 = 1, M) соединены соответственно ходами и управляющими входами коммутирующих элементов i-й строки второй

Матрицы, вторые информационные входывыходы коммутирующих элементов j-го столбца второй матрицы (j = 1. К) соединены через J-ю информационную шину устройства с первыми информациоиными входамивыходами коммутирующих элементов j-го столбца первой матрицы, управляющие входы которых подключены через j-ю управля1784984 счетчика адресов - с входом настройки, информационйый выход счетчика адресов подведен к адресным входам блоков памяти группы, информационные выходы которых подключены к входам соответствующих де- 5 шифраторов группы, адресный вход коммутирующего элемента р-й строки и j-ro столбца первой матрицы соединен с j-м выходом р-ro дешифратора группй, адресный вход коммутирующего элемента t-й строки и 10

j-l o столбца второй матрицы соедйнен c j-м выходом (N+l)-ro дешифратора группы.

2, Устройство по и. 1, о т л и ч а ю щ е ес я тем, что коммутирующий элемент содержит первый и второй элементы И и шинный 15 формйрователь. первый и второй информационные входы-выходы которого образуют соответственно первый и второй информацйонные входы-выходы коммутирующего элемента, йервый вход первого элемента

И является адреснйм входом коммутирующего элемента, вход настройки связан с вторым входом первого элемента И, выход которого подведен к входу выборки шинного формирователя и первому входу вто-; рого элемента И, второй вход которого связан с входом задания направления передачи шинного формирователя и образуют управляющий вход коммутирующего элемента, выход второго элемента И образует управляющий выход коммутирующвго злам ента.

1784984

В 9

Составитель A. Иакалюжный

Техред М.Моргентал Корректор Е. Папп

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород. ул.Гагарина, 101

Заказ 4365 Тираж Подписное

BHMkflt4 Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5