Устройство передачи и приема команд согласования скоростей

 

Использование: многоканальная электросвязь в устройствах временного объединения разделения цифровых сигналов с двусторонним согласованием скоростей. Сущность изобретения: устройство передачи и приема команд согласования скоростей содержит на передающей стороне временной детектор, первый и второй элементы И, реверсивный счетчик и кодер команд согласования скоростей, а на приемной стороне - регистр, триггер и декодер команд согласования скоростей. Устройство обеспечивает повышение помехоустойчивости. 4 ил., 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ((9) (I I) ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4646270/09 (22) 03.02.89 .(46) 07;02.93, Бюл. N. 5 (72) А. Н. Крюков, Л. Н. Оганян и В. В. Петров (56) Авторское свидетельство СССР

N 1420670, кл. Н 04 1 7/02, Н 04 J 3/06, (1986 (прототип). (54) УСТРОЙСТВО ПЕРЕДАЧИ И ПРИЕМА

КОМАНД СОГЛАСОВАНИЯ СКОРОСТЕЙ (57) Использование:многоканальная электросвязь в устройствах временного объедиУстройство относится к многоканальной электросвязи и может использоваться в устройствах временного объединения и разделения цифровых сигналов с двусторонним согласованием скоростей.

Известны устройства временного объединения и разделения цифровых сигналов с двусторонним согласованием скоростей, передающая часть которых содержит блоки асинхронного сопряжения (БАС пер) по числу источников поступающих цифровых сигналов и схему объединения, а приемная часть содержит схему разделения и блоки асинхронного сопряжения (БАС пр) по числу потребителей поступающих цифровых сигналов. В свою очередь, каждый БАС пер. содержит временной детектор, блок памяти, элемент добавления-вычитания и передатчик команд управления согласованием скорости, а каждый БАС пр. состоит из приемника команд управления согласования скорости, блока памяти и схемы фазовой автоподстройки частоты. Увеличение промежутка времени между моментами записи и считывания символа в блоке памяти БАС (sI)5 Н 04 L 7/02, Н 04 J 3/06 нения разделения цифровых сигналов с двусторонним согласованием скоростей. Сущность изобретения; устройство передачи и приема команд согласования скоростей содержит на передающей стороне временной детектор, первый и второй элементы И, реверсивный счетчик и кодер команд согласования скоростей, а на приемной стороне— регистр, триггер и декодер команд согласования скоростей. Устройство обеспечивает повышение помехоустойчивости. 4 ил., 2 табл. пер. свыше периода частоты считывания обнаруживается временным детектором, после чего производится дополнительное считывание из блока памяти символа поступающего цифрового сигнала и его передача по отдельному каналу. Одновременно передатчик команд управления согласованием скорости вырабатывает команду отрицательного (— 1)управления согласованием скорости. Уменьшение промежутка времени между моментами записи и считывания символа в блоке памяти БАС пер. до нуля также обнаруживается временным детектором, после чего производится дополнительная запись в блок памяти согласующего символа, а передатчик команд управления согласованием скорости вырабатывает команду положительного (+1) управления согласованием скорости, Сформированные команды управления согласованием скорости передаются на приемник команд управления согласованием скорости передаются на приемник команд управления согласованием скорости соответствующего БАС пр. по специально выделенному в цикле (либо

1793553

3 4 сверхцикле) группового (объединенного) ние кода уровня, восстановление квантосигнала цифровому каналу. Поскольку про- ванного уровня разности фаз частот записи межуток времени Между моментами пере- и счйтывания поступающего информациондачи команд(+1) и (-1) зависит от разности ного сигнала из блока памяти, выполнения частот опорных генераторов источника по- согласования скорости, при котором восстаступающего цифрового сигнала и устройст- навливается соответствие частоты считывава временного объединения и. может ния поступающего информационного изменяться, пропускная способность кана- сигнала на стороне. приема частоте записи ла передачи команд управления согласовв- этого сигнала на стороне передачи, нием скорости выбирается с учетом "О .. Недостаткомизвестныхустройствявлямаксимального значения модуля. этой раз- ется низкая помехозащищенность, т. к. при ности. В случае, когда в рассматриваемый искажении команды управления двусторонмомент не требуется передавать команды ним согласованием скорости (кода уровня) в (+1) или (— 1); в канале передачи команд уп- тракте приема соответствие частоты считыравления согласованием скорости переда- . ванияпоступающегосигналаизблокапамя1 1.) ются пассивные команды (0), несущие ти приемной части частоте записи информацию в-том, что согласование скоро- поступающего сигнала в блок памяти перестивыполнятьнетребуется.Защитакоманд дачей части нарушается и в поступающем от искажений производится помехоустойчи- информационном сигнале возникает провыми кодами. Приняв команду отрицатель- 2О скальзывание. ного (-1) управления согласованием Наиболее близким к предлагаемому усскорости, приемник команд управления со- . тройству передачи и приема информации о гласованием скорости соответствующего знаке согласования скорости, принимаеБАС пр. с помощью схемы фазовой автопод- мым за прототип, является устройство, в стройки частоты (ФАПЧ) увеличивает часто- 25 котором с целью повышения помехозащиту считывания поступающего сигнала из щенности" производится дополнительная блока памяти таким образом, чтобы произ- передача информации о знаке выполненновестидополнительноесчитывание передан- го согласования скорости с высокой частоного по отдельному каналу той. дополнительного символа. Приняв команду 30 Недостатком прототипа является низположительного (+1) управления согласова- кая защищенность информации о знаке сонием скорости, приемник команд управле- гласования скорости от перерывов в тракте ния согласованием скорости приема(периедов времени, втечение котосоответствующего БАС пр. с помощью схе- рых вероятность сбоя символа в тракте примы ФАПЧ уменьшает частоту считывания 35 ема значительно возрастает) более поступающего сигнала из блока памяти та- длительных, чем промежуток времени межким образом, чтобы не-произошло считыва- ду двумя подряд следующими согласованиниясогласующегосимволаизблока памяти. ями скорости одного знака, ведущих к

Пассивные команды управления согласова- - невыполнению согласования скорости понием скорости (О) приемник команд управ- 40 ступающего сигнала в приемной части и поления согласованием скорости БАС пр. йе явление в нем проскальзывания. воспринимает. Цель изобретения — повышение защиРеализованная в известных устройст- щенности информации о знаке согласовавах передачи информации о знака согласо- ния скорости от перерывов в тракте приема. вания скорости включает дискретизацию с 45 Цель изобретения достигается тем, что частотой следования командуправления со- . разность фаз сигналов записи и считывания гласованием скорости разности фаз частот поступающег0 цифрового сигнала из блока записи и считывания поступающего инфор- памяти квантуется на три уровня(-1, О, +1), мационного сигнала из блока памяти, кван- дискретизируется с определенной частотой, тование дискретных отсчетов на три уровня 50 после чего код уровня складывается с сум(+1, О, -1), кодирование уровня, передачу мой по определенному модулю всех предкода уровня как команды управления согла- ыдущих кодов уровня. Полученная сумма сованием скорости, выполнение согласова- кодируется и передается как команда управ ния скорости, "ньГйолнение согласования ления согласованием скорости, затем выскорости, после которого квантованныймо- 55 полняется согласование скорости, На

I дуль разности фаз частот записи и считыва-: стороне приема команда управления соглания не превышает уровней (+1) и (-1), а сованием скорости принимается, декодиру- прием информации о знаке согласования ется, после чего, при отсутствии сигнала о скорости включает прием команды управле-, перерыве в тракте во время приема расния согласованием скорости, декодирова- сматриваемой и предшествующей команд, 1793553 изполученной суммывычитается поопреде- суммирующим и вычитающим входами реленному модулю сумма, полученная прй де- версивного счетчика, выходы которого соекодировании предшествующей команды, . динены с соответствующими" входами

Если модуль этой разности превышает еди- кодера команд согласования скоростей, ницу, полученные разности и сумма стира- 5 Вторые входы элементов И соединены межются, если же модуль этой разности не ду собой и являются входом управляющего превышает единицу, сумма запоминается, сигнала с частотой следования команд содалее последовательно восстанавливаются гласования скоростей. код уровня дискретизированной разности Приемная часть устройства (фиг. 2) софаз сигналов записи и считывания, раз- "0 держит регистр 6, триггер 7 и декодер коность фаз, сигнал считывания поступающе- манд согласования скоростей 8, го цифрового сигнала из блока памяти и - Группа адресных входов декодера ковыполняется согласование скорости. При манд вогласования скоростей соединена с перерыве же в тракте во время приема выходами регистра, Выход сигнала нразрепредшествующей команды и отсутствии "5 шение записи" декодера командсогласовасигнала перерыва в тракте во время приема ния скоростей соединен с входом записи рассматриваемой команды из полученной регистра, управляющий вход которого соесуммы вычитается по определенному моду- диненный с входом сброса триггера являетлю сумма, полученная при декодировании ся входом сигнала управления устройства, последней команды, правильно принятая до 20 Выход триггера соединен с входом считывавозникновения перерыва в тракте приема, ния декодера команд согласования скороопределяется знак разности, приписывает- стей, управляющий вход которого соединен ся единице, последовательно восстанавли- с установочным входом триггера и является ваются код уровня дискретизированной входомсигнала перерывасвязиустройства. разности фаз сигналов записи и считыва- 25 Выходом приемной части устройства являния, разность фаз, сигнал считывания посту- ются информационные выходыдекодера копающего цифрового сигнала из блока манд согласования скоростей. памяти и выполняется согласование скоро- На фиг. 3 — 4 показаны функциональные сти столько раз, каково значение получен- электрические схемы примера конкретного ной разности сумм, При появлении сигнала 30 выполнения передающей и приемной часперерыва в тракте во время приема рас- тей устройства; выполненные на интегральсматриваемой команды полученная сумма ных схемах 155 и 556 серий. Временной стирается и сохраняется сумма, полученная детектор, как известный элемент, опущен. при декодировании последней правильно Передающая часть обеспечивает дискпринятой команды, Технико-экономическая 35 ретизацию элементами И квантованной эффективность предлагаемого устройства . разности фаз сигналов записи и считывапередачи и приема команд согласования ния, поступающей с выходов и+и и "-" врескоростей заключается в том, что первая же менного детектора с частотой следования правильно принятая после перерыва в трак- команд согласования скорости fee, суммироте приема команда управления согласова- 40 вания по модулю восемь полученных кодов н и ем с ко р ости и о з вол я ет и с и ра в ит ь уровня реверсивным счетчиком 4, кодировапроскальзывание, появившееся в цифровом ния полученной суммы (трехразрядного сигнале источника из-заневыполнения согла- двоичного числа (6, 3) — укороченным циксования его скорости в блоке асинхронного лическим кодом, исправляющим 1 ошибку, сопряжения во время перерыва. 3ТО пред- 45 порождающая и проверочная Н матрица коотвращает истинный сбой циклового синх- торого имеют вид ронизма в аппаратуре временного разделения нижней ступени иерархии, ве- 100011 011100 дущей к размножению ошибок в цифровых G= 0i 0111 Н= 110010 каналах. 50 001101» 1001

Устройство передачи и приема команд согласования скоростей содержит следую- - путем считывания из кодера команд реалищиеэлементы. Передающаячастьустройст- зованного в виде ПЗУ восьми различных ва (фиг. 1) содержит временной детектор 1, 6-разрядных команд, записанных по адрепервый 2 и второй 3 элементы И, реверсив- 55 сам, вырабатываемым реверсивным счетчиный счетчик 4 и кодер команд согласования ком. скоростей 5, Входы временного детектора Таблица состояния ПЗУ передающей (ВД) являются входами сигналов записи и части приведена в табл. 1, считывания устройства, входы ВД через Информационные выходы Dl0g и DI07 первый и второи элементы И соединены С ПЗУ вЂ” ИС К55оРТ5 в прЕдлагаемом вариан1793553

8 те не используются, также как адресные входы АЗ вЂ” А9.

В свою очередь, вариант приемной части устройства декодирует полученную комбинацию и сравнивает ее с предыдущей, записанной в регистре. Декодирование и срэвненйе производятся одновременно.

Принятая втекучий момент команда представляет собой первую половину адреса для декодера команд согласования скоростей реализованного на ПЗУ KP 556 РТ16; а предыдущая принятая команда- вторую половину адреса, Если обе они отличаются от сформированных на передаче не более, чем в одном символе, и суммы по модулю восемь, подлежащие декодированию и сравнению; совпадают или отличаются не более; чем на +1, то на выходах ПЗУ возникает код рассогласования, несущий информацию о том, что рассогласования нет или оно равно

+1 (— 1).

10

40

55

В табл. 2 приведен пример части таблицы состояний ПЗУ дпя случая, когда согласование скорости .|выполнять не требуется, Нулевой символ на выходе DI0s ПЗУ приемника возникает только в случае, когда обе половинки адреса относятся к разрешенным кодовым комбинациям {принадлежат описанному (6,3) — коду или отличаются от

его кодовых комбинаций не более, чем в . одном символе). Отрицательным фронтом сигнала управления "правильная" кодовая комбинация записывается в регистр, после чего код согласования нэ выходе ПЗУ стано- 3 вится нулевым.

При появлении перерыва в тракте приема от датчика перерывов (ДП), в качестве которого может выступать приемник циклового синхросигнала, поступает единичный потенциал, "взводящий" триггер и отключающий ПЗУ. Все время, пока он действует, регистр хранит последнюю правильно принятую команду т, к. сигнал записи на его:. вход V с выхода 010э не поступает. По окончании перерыва "взведенный" триггер задействует другую область памяти ПЗУ. — с другим старшим разрядом; адреса Аи, В области памяти с другим старшим разрядом записаны коды рассогласования на ."2- +4 тактовых интервала (ТИ). Адресами для них служат те же две "половины", но нулевой символ на выходе ПЗУ возникает не только. когда суммы по модулю восемь, подлежащие декодированию и сравнению, отличаются на + 1 или совпадают, но и тогда, когда эти суммы отличаются на 2 2 — 4. Сигнал управления поступающий после перерыва, положительным фронтом сбрасывает триггер, тем самым возвращая приемную часть устройства в исходное состояние, Для передачи информации о знаке согласования скорости разность фаз сигналов записи и считывания квантуется на три уровня, дискретизируется с определенной частотой, после чего код уровня складывается суммой по определенному модулю всех предыдущих кодов уровня, полученная сумма кодируется и передается кэк команда управления согласованием скорости, затем выполняется согласование скорости, а на стороне приема команда управления согласованием скорости, а на стороне приема команда управления согласованием скорости принимается, декодируется, после чего при отсутствии сигнала о перерыве в тракте во время приема рассматриваемой и предшествующей команд из полученной суммы вычитается по определенному модулю суммэ, полученная при декодировании предшествующей команды, и, если модуль этой разности превышает единицу, полученные разность и сумма стираются, если же модуль этой разности не превышает единицу, сумма запоминается, последовательно восстанавливаются код уровня дискретизированной разности фаз сигналов записи и считывания, разность фэз, сигнал считывания поступающего цифрового сигнала из блока памяти и выполняется согласование скорости, при перерыве же в тракте во время приема рассматриваемой команды из полученной суммы вычитается по определенному модулю сумма, полученная при декодировании последней команды, правильно принятой до возникновения перерыва в тракте приема, определяется знак разности, приписывается единице, последовательно восстанавливаются код уровня дискретизированной разности фаз сигналов записи и считывания разность фаз, сигнал считывания поступающего цифрового сигнала из блока памяти и выполняется согласование скорости столько раз, каково значение модуля полученной разности сумм, при появлении сигнала перерыва в тракте во время приема рассматриваемой команды полученная сумма стирается и сохраняется сумма, полученная при декодировании последней правильно принятой команды, Устройство работает следующим образом.

Сигналы записи и считывания f и fà поступают на входы временного детектора

1, где разность фаз их квэнтуется нэ три уровня -1,0, +1. Если разность фаз превышает положительный порог, с первого временного детектора 1 на первый вход

1793553

35

45

55 первого (2) элемента И поступает сигнал "+", если же разность фаз меньше отрицательного порога, на первый входы второго (3) элемента И поступает со второго выхода временного детектора 1 сигнал "-". На вторые выходы обоих элементов и от внешнего генераторного оборудования подается сигнал согласования скорости fcc осуществляющий дискретизацию сигнала, несущего информацию о разности фаз частот записи и считывания, Импульсы с выхода первого элемента И 2 подаются на суммирующий вход реверсивного счетчика 4, а импульсы с выхода второго элемента И 3 поступают на вычитающий вход реверсивного счетчика 4.

С появлением импульсов на соответствующих входах состояние реверсивного счетчика изменяется. Сигнал на многопроводном выходе счетчика 4 служит адресом, по которому в кодере команд согласования скороcreA 5 записан код команды управления согласованием скорости, поступающий на выход передающей части устройства, Многопроводный вход приемной части устройства представляют собой объединение первого многопроводного входа регистра 7 и первой части входов сигнала адреса декодера команд согласования скорости 8.

На вторую часть входов сигнала адреса декодера команд согласования скорости 8 поступает сигнал с многопроводного выхода . регистра 6. Последний вход сигнала адреса подключен к выходу триггера 7, в зависимости от сигнала на нем память блока 8 делится на 2 зоны, В первой зоне памяти декодера команд согласования скорости записаны коды одного положительного согласования скорости, одного отрицат:.льного согласования скорости и отсутствия согласования скорости, сопровождаемые сигналом "Разрешение записи". Эти коды записаны только по адресам, составленным из двух частей, каждая из которых представляет из себя кодовую комбинацию кода команды управления согласованием скорости, или отличающуюся от нее не более, чем на величину ошибки, исправляемой применяемым корректирующим кодом.

Кроме того, в этой зоне блока памяти две части адреса, по которому записан сигнал

"Разрешение записи", должны соответствовать кодам команды, полученным из двух разных или смежных состояний реверсив/ ного счетчика 4.1!ри всем остальным адресам

Формула изрбретения

Устройство передачи и приема команд согласования скоростей, содержащее на пепервой зоны блока памяти записаны слова, на которые последующее устройство не реагирует.

Во второй зоне блока памяти записаны коды двух. трех... положительных и такого же количества отрицательных согласований скорости, сопровождаемые сигналом "Разрешение записи". Две части адреса, по которым записаны эти коды согласований, могут соответствовать любым состояниям реверсивного счетчика 4, однако каждая из них, также как и адреса для первой зоны, представляет собой кодовую комбинацию коаа команды управления согласованием скорости, или отличающуюся

При поступлении сигнала от внешнего датчика перерывов (ДП) на вход управления декодера команд согласования скорости 8 и первый вход триггера 7 поступает сигнал перерыва, по которому триггер 7 "взводится" и запрещается считывание из декодера команд согласования скорости 8. По окончании сигнала перерыва, если команда управ- ления согласованием скорости, поступившая на вход приемной части устройства, имеет не больше ошибок, чем исправляет применяемый корректирующий код, на выходе декодера команд согласования скорости 8 появляется код согласования, сопровождаемый сигналом

"Разрешение записи" (т. к. вторая часть адреса, поступившая на вторую часть адресных входов блока памяти 8 с выходов регистра 6, представляет собой нули), Сигнал "Разрешение записи" с выхода декодера команд согласования скорости 8 поступает на вход записи регистра 6. При появлении от внешнего генераторного оборудования сигнала управления f> происходит запись в регистр 6 принятой команды управления согласованием скорости и сброс "взведенного" триггера 7, после чего сигнал с выхода триггера 7 "задействует" первую зону памяти блока 8. Если же первая команда управления согласованием скорости будет искажена так, что ее кодовая комбинация станет запрещенной, потребуется повторная команда от датчика перерывов. редающей стороне временной детектор и кодер команд согласования скоростей, причем входы временного детектора являются

1793553

12 скоростей, а на приемной стороне — первая группа адресных входов декодера команд согласования скоростей соединена с соответствующими входами регистра, выходы которого соединена с второй группой адресных входов декодера команд согласования скоростей, выход сигнала разрешения записи которого соединен с входом записи регистра, управляющий вход которого и вход сброса триггера соединены между собой и являются входом сигнала управления устройства, выход триггера соединен с входом считывания декодера команд согласования скоростей, управляющий вход которого соединен с другим входом триггера и является входом сигнала:йерерыва связи устройства, входами сигналов записи и считывания устройства, на приемной стороне - декодер команд согласования скоростей, а также триггер и регистр, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введены на передающей стороне первый и второй элементы И и реверсивный счетчик, при этом выходы временного детектора через первый и второй элементы И соединены с суммирующим и вычитающим входами реверсивного счетчика, выходы разрядов которого соединены с соответствующими входами кодера команд согласования скоростей, причем вторые входы первого и второго элементов И соединены между собой и являются входом сигнала с частотой следования команд согласования

Таблица 1

Таблица 2

А9 А10

А1 А2 АЗ А4

А11 А12

АО

АБ Аб

А7 А8

О

О

О

О

О

О

О

О

О

О

О, О.

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

0

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О о

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

1

О

О

О

О

О

О

О

О

О

О

0

О

О

О

О

О

О

0

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

3793553

Продолжение табл. 2 од оВН,Ю

1793553

4/БК45БЛН

Составитель В.Петров

Редактор С.Кулакова Техред М.Моргентал Корректор Э,Дончакова

Заказ 511 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101