Многоканальный сигнатурный анализатор

 

Изобретение относится к области вычислительной техники и может быть использовано для контроля информации методом сигнатурного анализа. Цель изобретения - повышение быстродействия анализатора. Поставленная цель достигается за счет того, что сигнатура, полученная на очередном такте, определяется суммированием по модулю два вновь вводимой информации и промежуточной сигнатуры, умноженной на матрицу S , значения элементов которой устанавливаются в процессе начальной установки анализатора. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sr)s G 06 F 11/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4869004/24 (22) 21.09.90 (46) 15.02.93. Бюл. ¹ 6 (72) М. Ю. Лосев, А. Н. Рысованый, А, И, Тимченко и Н, И. Молотков (56) Авторское свидетельство СССР

¹ 1403065, кл. G 06 F 11/00, 1988.

Авторское свидетельство СССР

¹ 1180896, кл. G 06 F 11/00, 1983. (54) МНОГОКАНАЛЬНЫЙ СИГНАТУРНЫЙ

АНАЛИЗАТОР (57) Изобретение относится к области вычислительной техники и может быть испольИзобретение относится к области вычислительной техники и может быть использовано для контроля информации методом сигнатурного анализа.

Цель изобретения — повышение быстродействия анализатора.

На фиг. 1 представлена функциональная схема анализатора; на фиг. 2 — пример его реализации.

Анализатор (фиг. 1) содержит блок 1 пространственного сжатия, входной регистр 2, группу иэ m элементов, Исключающее ИЛИ 3, группу из m сумматоров 4 по модулю два, m групп по m элементов И 5, (и-1) регистров 6 сдвига, (n-1) сумматоров 7 по модулю два, счетчик 8 импульсов, формирователь 9 импульсов, элемент И 10, элемент ИЛИ 11, элемент И 12, формирователь

13 интервалов контроля, элемент запрета

14, группу 15 информационных входов, синхровход 16, вход начала 17 и вход 18 конца интервала контроля. вход 19.сброса. группу

„„Я „„1795459 А1 зовано для контроля информации методом сигнатурного анализа. Цель изобретения— повышение быстродействия анализатора.

Поставленная цель достигается за счет того, что сигнатура, полученная на очередном такте, определяется суммированием по модулю два вновь вводимой информации и промежуточной сигнатуры, умноженной на матрицу S значения элементов которой устанавливаются в процессе начальной установки анализатора. 2 ил.

20 входов начальной установки и вход 21 записи, На фиг. 1 показаны также шина 22 логической единицы и шина 23 логического нуля.

Блок 1 предназначен для сжатия очередной вводимой группы разрядов кода, результат которого суммируется по модулю два с помощью элементов Исключающее

ИЛИ 3 с результатом умножения сигнатуры, полученной на предыдущем такте, на матрицу S, где z — число задействованных входов анализатора, Умножение осуществляется с помощью элементов 5 И и сумматоров 4.

Промежуточная сигнатура хранится в регистре 2, а сигналы, соответствующие элементам матрицы S, устанавливаются на входах элементов И 5 с помощью регистров

6, Элементы матрицы формируются в регистрах 6 с помощью сумматоров 7, счетчика

8 и элементов ИЛИ 11, И 12, Логический элемент 14 предназначен для запрета прохождения сигнала записи на

1795459 свое состояние до тех пор, пока на его выходе не появится уровень логического нуля, свидетельствующий об обнулении счетчика, Этот уровень запрещает прохождение син- 30 хроимпульсов, по срезу которых осуществляет сдвиг информации в регистр 61 — 6n-1.

Таким образом, в регистрах 6 будет установлен код, соответствующий матрице задан-, ной степени. 35

При поступлении сигнала на вход 17, на выходе формирователя 13 устанавливается уровень логической единицы, который разрешает прохождение синхроимпульсов на регистр 2 сигнатурного анализатора, обес- 40 печивающий запись сжимаемой информации. С приходом сигнала на вход 18 на выходе формирователя 13 появляется сиг. нал логического нуля, запрещающий прохождение синхроимпульсов через элемент 45

И 10. В регистре 2 устанавливается результирующая сигнатура.

На фиг, 2 в качестве примера представлена структурная схема четырехразрядного анализатора, построенного на основе обра- 50 зующего полинома х +х +1 и в котором матрица 8 создается с помощью семиразрядного регистра 6 и сумматора 7 по модулю два.

Формула изобретения входе 21 при наличии синхроимпульса на входе 16.

Анализатор работает следующим образом.

Перед началом работы устройство устанавливается в исходное состояние сигналом "сброс" на входе 19, При этом, регистр

2 и счетчик 8 обнуляются, на выходе счетчика присутствует уровень логического нуля.

На время действия сигнала "сброс" регистры 6>-.бл-> устанавливаются в режим записи„ а формирователь 9 генерирует короткий импульс, по срезу которого происходит запись информации в регистры 6> — 6л->. После снятия сигнала "сброс" в регистра 6>-6 - устанавливаются в режим сдвига.

По сигналу записи на входе 21 в счетчик

8 записывается двоичный код, определяющий количество сдвигов информации в регистрах áf — 6>-<, На выходе счетчика 8 устанавливается уровень логической единицы, который разрешает прохождение синхроимпульсов на тактовые входы регистров

По фронту синхроимпульсов, поступающих на вход вычитания, счетчик 8 изменяет

Многоканальный сигнатурный анализа-,îð, содержащий входной регистр, счетчик импульсов, первый регистр сдвига, первый

20 сумматор по модулю два, первую группу элементов И, два элемента И. элемент ИЛИ и формирователь интервалов контроля, установочный вход и вход сброса которого являются соответственно входами начала и конца интервала контроля анализатора, выход формирователя интервалов контроля соединен с первым входом первого элемента И, второй вход которого является синхровходом анализатора, выход первого элемента И соединен с синхровходом входного регистра, группа выходов первого регистра сдвига соединена с входами первого сумматора по модулю два, в соответствии с образующим полиномом

1 (х) = Х " + х " + ... + х + 1, выход первого сумматора по модулю два соединен с информационным входом первого регистра сдвига, отличающийся тем, что, с целью повышения быстродействия, в него введены блок пространственного сжатия, группа из m элементов

ИСКЛ ЮЧАЮЩЕ Е ИЛИ, где m — степень образующего полинома, m групп по m элементов И, группа из m сумматоров по модулю два, с второго по (п-1)-й регистра сдвига, с второго по (n — 1)-й сумматоры по модулю два, где п — число ненулевых коэффициентов образующего полинома, элемент запрета и формирователь импульсов, причем группа входов блока пространственного сжатия образует группу информационных входов анализатора, выходы блока пространственного сжатия соединены соответственно с первыми входами элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, выходы которых соединены соответственно с информационными входами входного регистра, каждый i-й выход которого соединен с первыми входами элементов И

f-й группы, где i=1,m, группа информационных входов счетчика импульсов образует группу входов начальной установки анализатора. прямой вход элемента запрета явля-. ется входом записи анализатора, выход элемента запрета соединен с входом записи счетчика импульсов, выход которого соединен с первым входом второго элемента И, второй вход которого и инверсный вход элемента запрета подключены к синхровходу анализатора. выход элемента И соединен с вычитающим входом элемента ИЛИ, выход которого соединен с тактовыми входами регистров сдвига с первого no (n-1)-й, связи разрядных выходов которых с вторыми входами сумматоров по модулю два m групп определяются видом сопровождающей матрицы V=T где К1 — число контролируемых к

1795459 информационных входов анализатора, а Т— квадратная матрица порядка N вида: э> 1 0...0 аг 0 1...0 а 0 0...1 а 0 0.„0

Т1 = или

0 1...00.0 0...10

0 0„,01 а а...а а где а Ц0,1) — коэффициенты образующего полинома, выходы i-x сумматоров по мадулю двэ m групп соединены с входами I-го сумматора по модулю два группы, выход которого соединен с вторым входом Ио элемента ИСКЛЮЧАЮЩЕЕ ИЛИ., информа5 ционные входы гпi-го и (m)+m„)ro из (2m„m - + m>-1) разрядов первого регистра сдвига и информационный вход mj-го разряда из (mn=mn 1+ )+вп--1 — 1) разрядов )-го регистра сдвига, где j=2,п-1, соединены с шиной

10 логической единицы, информационные входы остальных разрядов регистров сдвига подключены к шине логического нуля, входы сброса входного регистра и счетчика импульсов, входы разрешения записи регист15 ров сдвига с первого по (и — 1)-й и вход одновибратора образуют вход сброса устройства, выход одновибраторэ соединен с вторым входом элемента ИЛИ.

1795459

20 uz. 2

Составитель З.Моисеенко

Техред M.Ìîðãåíòàë Корректор М.Максимишинец

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 431 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.. 4/5