Сумматор по модулю пять

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано для построения систем передачи и переработки дискретной информации . Цель изобретения - повышение быстродействия сумматора. Сумматор по модулю пять содержит десять элементов И 1...10, три элемента ИЛИ-НЕ 11, 12, 13, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14, 15, 16, два элемента ЗАПРЕТ 17, 18 и три элемента ИЛИ 19, 20, 21, соединенные между собой функционально.1 ил. 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 7/49

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГбСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

ОО

О (л) 0

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21 4917216/24 (22 05.02.91 (46 23,03,93. Бюл, ¹ 11 (71 Белорусский государственный университет им. В,И,Ленина (72 В,П,Супрун и А,Л.Дорожинский (56 Авторское свидетельство СССР № 388850, кл, G 06 F 7/49, 1986,, Авторское свидетельство СССР

¹ 1566342, кл. G 06 F 7/49, 1988. (54) СУММАТОР ПО МОДУЛЮ ПЯТЬ,Изобретение .относится к области вычислительной техники и автоматики и может быт использовано для построения систем передачи и переработки дискретной информации.

Цель изобретения — повышение быстродействия сумматора по модулю пять.

На чертеже представлена схема сумматор по модулю пять.

Сумматор по модулю пять содержит десять элементов И 1...10, три элемента

ИЛИ,— НЕ 11, 12 и 13, три элемента ИСКЛЮЧАК)ЩЕЕ ИЛИ 14, 15 и 16, два элемента ЗАПРЕТА 17 и 18, три элемента ИЛИ 19, 20 и 21, шесть входов 22...27 и три выхода 28, 29 и 30.

Сумматор работает следующим образом.

Суммируемые операнды X u Y задаются треХразрядными двоичными кодами Х =

=ХзХгХ1, Y = УЗУгУ1, где Х1, Y> — младшие разряды операндов; Хг, Уг — средние разряды операндов; Хз, Уз — старшие разряды операндов, т.е, Х = Х1+ 2Хг + 4ХЗ и Y = Y< +

+2Yz + 4УЗ, Ы 180391 1 А1 (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано для построения систем передачи и переработки дискретной информации. Цель изобретения — повышение быстродействия сумматора. Сумматор по модулю пять содержит десять элементов И

1.„10, три элемента ИЛИ-НЕ 11, 12, 13, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14, 15, 16, два элемента ЗАПРЕТ 17, 18 и три элемента

ИЛИ 19, 20, 21, соединенные между собой функционально. 1 ил. 1 табл.

В соответствии с выбранным модулем

P = 5 каждый операнд может принимать значения 0(000), 1(001), 2(010), 3(100) и 4(100).

Результатом работы сумматора по модулю пять является операнд Z, заданный трехразрядным кодом Z =2з2г21, где 2 =21+ 22г+42з.

На входы 22, 23 подаются значения младших разрядов Х1 У1 операндов Х и Y соответственно; на входы 24, 25 — значения средних разрядов Хг. Уг операндов X u Y соответственно; на входы 26, 27 — значения старших разрядов Хз, Уз операндов Х и У соответственно; на выходе 28 реализуется младший разряд 2>, на выходе 29 — средний разряд 2г. а на выходе 30 — старший разряд

2з операнда Z, где Z = Х+ Y (mod5).

Логические функции 21, 2г и 2з, значения которых представлены в таблице, реализуются сумматором согласно следующим аналитическим выражениям:

21=A)Az V В1СгСз V С1АгВЗ V Аз, 2г = A1B > V А1СгВЗ V C Cz V Аз, 2з = А1Сг V В1ВгСЗ \/ В Аг, 1803911 где А = Xi %, Bi = Xi V Y>, С; = X; ®Yi и

= 1, 2, 3.

Достоинством сумматора по модулю пять является высокое быстродействие. Так, его быстродействие, определяемое глубиной схемы, равное Зт, где z — задержка на вентиль, В то время, как быстродействие устройства-прототипа равно 5t . Также отметим, что сложность сумматора по числу входов логических элементов меньше, чем сложность устройства-прототипа, и равна

51 (сложность прототипа равна 65).

Ниже приведена таблица истинности логических функций Z>, Zz и Ез, реализуемых сумматором по модулю пять.

Формула изобретения

Сумматор по модулю пять, содержащий десять элементов И, три элемента ИЛИ-НЕ, три элемента ИЛИ и первый элемент ЗА- 20

ПРЕТ, причем входы первого, второго и третьего разрядов первого слагаемого сумматора соединены соответственно с первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответственно с входами первого, второго и третьего разрядов второго слагаемого сумматора, выходы первого и второго элементов ИЛИ вЂ” НЕ соединены соответственно с первыми входами четвертого и пя- 30 того элементов И, выход четвертого элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента ЗАПРЕТ, а выход первого элемента ИЛИ явля- 35 ется первым разрядным выходом сумматора, выходы пятого и шестого элементов И соединены с первым и вторым входами второго элемента ИЛИ, выход которого является вторым разрядным выхо- 40 дом сумматора, отличающийся тем, что, с целью повышения быстродействия, в него введены первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и второй эле5 второго и третьего разрядов первого слагаемого сумматора соединены соответственно с первыми входами первого, второго и третьего элементов ИЛИ вЂ” НЕ и с первыми входами первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых соединены соответственно с входами первого, второго и третьего разрядов второго слагаемого сумматора, выход первого элемента И соединен с первым входом десятого элемента И, вторым входом пятого элемента И, входом управления второго элемента ЗАПРЕТ и первым входом седьмого элемента И, выход первого элемента ИЛИ вЂ” НЕ соединен с первыми входами восьмого и девятого элементов И, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым информационным входом первого элемента ЗАПРЕТ и первым входом шестого элемента И, выход второго элемента И вЂ” с вторыми входами девятого и десятого элементов И и управляющим входом первого элемента ЗАПРЕТ, выход второго элемента ИЛИ вЂ” НŠ— с вторым входом восьмого элемента И, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ вЂ” с вторыми входами четвертого, шестого и седьмого элементов И и первым информационным входом второго элемента ЗАПРЕТ, выход третьего элемента И соединен с третьими входами первого и второго элементов ИЛИ, выход третьего элемента ИЛИ вЂ” НŠ— с вторыми информационными входами первого и второго элементов ЗАПРЕТ, выходтретьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ вЂ” с третьими входами четвертого и восьмого элементов И, выход десятого элемента И соединен с четвертым входом первого элемента ИЛИ, выход второго элемента ЗАПРЕТ вЂ” с четвертым входом второго элемента ИЛИ, а выходы седьмого, восьмого и девятого элементов И вЂ” с первым, вторым и третьим входами третьего элемента ИЛИ, выход которого является третьим разрядным выходом сумматора.

1803911

Продолжение таблицы

29

Редактор Т, Иванова

Заказ 1057 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент". r. Ужгород, ул.Гагарина, 101

26

Составитель B. Супрун

Техред М,Моргентал Корректор С. Лисина