Запоминающее устройство

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании энергозависимых постоянных запоминающих устройств, предназначенных для хранения определенных кодовых последовательностей . Целью изобретения является упрощение устройства за счет возможности формирования кодовых последовательностей с помощью сумматора по модулю два. Кроме того, устройство содержит регистр сдвига, счетчик, регистр (управления ) и логические элементы и триггеры для формирования управляющих сигналов . 3 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1805500 А1 (19) (l )) (sl)s G 11 С 19/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4842370/24 . (22) 06.04,90 (46) 30.03,93. Бюл. М 12 (71) Московский научно-исследовательский

NMcTN T приборной автоматики. (72) Б.И; Крыжановский (56) Авторское свидетельство СССР

ЬВ 428854, кл, G 11 С 19/00, 1974.

Авторское свидетельство СССР

O 842967, кл. G 11 С 19/00, 1981. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобре ение относится к автоматике . и вычислительной технике и может быть. Изобретение относится к области автоматики и вычислительной техники и может быть спользовано при проектировании энергонезависимых постоянных запоминающих устройств, предназначенных для хранения определенных кодовых последовательностей.

Целью изобретения является упрощеwe устройства, На фиг. 1 представлена схема запоминающего устройства (ЗУ); на фиг. 2 — граф переходных состояний для п=4 пуи полиноме обратных связей F = 1+ Х+ Х; на фиг. 3 — граф переходных состояний для n = 4 при полиноме обратных связей F = 1+ Х . Состояния графа соответствуют хранящимся в ЗУ кодам.

Запоминающее устройство содержит счетчик 1, первый элемент ИЛИ 2, элемент

HE 3, первый элемент И 4, второй элемент

ИЛИ 5, первый триггер 6, регистр 7 сдвига, второй элемент И 8, регистр 9 управления, группу 10 элементов 10,1, 10.2...10.п И, сумматор 11 по модулю два, второй триггер 12, элемент 13 задержки и третий элемент И 14, 1 использовано при проектировании энергозависимых постоянных запоминающих устройств, предназначенных для хранения определенных кодовых последовательно- . стей, Целью изобретения является упрощение устройства за счет возможности формирования кодовых последовательно.стей с помощью сумматора по модулю два. Кроме того, устройство содержит ре- . гистр сдвига, счетчик, регистр (управления) и логические элементы и триггеры для формирования управляющих сигналов. 3 ил., 1 табл.

На фиг. 1 показаны также информационные выходы 15, входы управления 16, вход записи 17, вход установки в ноль 18 устройства, выход считывания 19. адресные входы 20 и вход обращения 21 устройства.

Устройство работает в следующих режимах:

1) однократного однословного считыва- а ния кода по заданному адресу без повышен- Ор ного быстродействия;

2) однократного однословного считывания кода по заданному адресу с повышенным быстродействием.

- М

1. В режиме однократного однословно- С

ro считывания кода по заданному адресу беэ C)

no8hlLUeHHolo быстродействия входы 16 управления устройства и сигнала 17 записи кода управления не используются. Извне, например, от процессора, от микропрограммного устройства управления или с пульта управления более сложного устройства, в которое входит рассматриваемое запоминающее устройство, перед началом работы выдается на вход 18 устройства (фиг. 1) сигнал

1805500 установки в ноль, При этом через элемент

ИЛИ 5 триггер 6 устанавливается в состояние логического нуля, при котором элемент

И 8 закрыт для прохождения синхротактов с входа 21 устройства. Одновременно регистры 7 сдвига и 9 управления через свои входы исходной установки принимают конкретные начальные состояния, Они могут быть различными, но для большей ясности условимся, что регистр 7 сдвига обнуляется, а на регистре 9 управле йия устанавливается, например, при n = 4 код 1001, обеспечивающий открытие эле-. ментов 10.1 и 10п И (1-го и 4-ro разрядов) и закрытие элементов 10.2 и 10.3 И, Это соответствует включению (замыканию) обратных связей с выходов 1-ro и 4-го разрядов регистра 7 сдвигов на соответствующие входы сумматора 11 по модулю два. Этому соответствует полином (или многочлен) обратных связей F< = 1+ Х+ Х, где разряды

4 регистра 9 управления с первого по четвертый слева направо кодируются соответстХ2 ХЗ Х4 соответствует логической единице на дополнительном входе сумматора 11 по модулю два, действующей при обращении к запоминающему устройству.

Для большей ясности следует отметить, что с тем же успехом можно было бы выбрать полином обратных связей Fz = 1 + Х +

X 4 B a m н о л и ш b, что б si a ы б р н н ы и пол ином обеспечивал генерацию с помощью элементов 7, 9, 10 и 11 двоичной последовательности максимальной длины, равной

2" — 1 бит, Этому соответствуют полиномы и

F> Fz.

"Итак, пусть выбран полинам F> 1+Х+Х4, которому соответствует граф переходных состояний регистра 7 сдвига, показывающий направление переходов и изменение состояния этого регистра после каждого такта сдвига (фиг. 2), Таким образом, начиная с исходного состояния для считывания, например, иэ ЗУ кода 0001 на вход 20 адреса подают код

0001 (один сдвиг), а для считывания, например; кода 1000 на вход 20 подают код 1111 (пятнадцать сдвигов), Следовательно, среднее быстродействие 3У при равновероятном считывании всех 16 "хранящихся" в нем кодов составляет 8синхротактов (8 сдвигов).

В этом режиме среднее быстродействие ЗУ можно несколько повысить, если при каждом очередном обращении к нему учитывать его текущее состояние (точнее, состояние регистра 7 сдвигов) в данный момент, в зависимости от которого подавать сигнал на вход 18 установки в ноль(если к очередному коду ближе исходное состояние) или не подавать (если к очередному коду ближе текущее состояние) и осуществлять целенап равленно сдвиг влево или вправо.

При обращении к ЗУ за очередным кодом в рассматриваемом режиме одновременно с поступлением на вход 20 кода адреса, на вход 21 поступает сигнал обращения, На вход 21 непрерывно поступают синхротакты, По сигналу обращения код ад10 реса записывается на счетчик 1, а затем определяется, не считывается ли вновь тот же самый код, который считывался в предыдущем обращении (при этом код адреса нулевой). В этом случае на выходе элемента

ЦЛИ 2 будет сформирован уровень логического нуля и задержанный элементом 13 задержки сигнал обращения не пройдет через закрытый элемент И 14 и не установит в

".1" триггер 6, но пройдет через открытый

20 элемент И 4 на выход 19 считывания и обеспечит считывание текущего кода регистра 7 сдвига информационный выход 15 устройства (практически без затрат времени).

Если в очередном обращении считывается какой-то новый код, отличающийся от предыдущего, то код адреса будет отличный от нулевого и тогда сигнал обращения со входа 21 поступит через открытый элемент

30 И 14 и установит в единичное состояние: триггер 6. В результате элемент И 8 откроется для прохождения с входа 21 синхротактов, которые на каждом такте начнут сдвигать содержимое регистра 7 сдвига с

35 одновременным его преобразованием с учетом полинома обратных связей F> (т,е. сдвигать по графику переходных состояний, см.фиг. 2) и через вход обратного счета счетчика 1 вычитать из его содержимого по од40 ной единичке.

Этот процесс будет продолжаться до тех пор, пока не будет совершено заданного числа сдвигов, т,е, пока на счетчике 1 не окажется нулевое значение. При этом оче45 редной задержанный синхротакт через элемент 13 задержки и через открытый элемент

И 4 поступит на выход 19 считывания и обеспечит считывание соответствующего кода с регистра 7 сдвига. Кроме того, тот же сигнал

50 через элемент ИЛИ 5 установит в нулевое логическое состояние триггер 6, который закроет элемент И 8.

В результате завершился процесс чтения числа из ЗУ. Для считывания из ЗУ оче55 редного числа вновь выдают на входы 20 и

21 адреса и сигнал обращения и т.д, 2. В режиме однократного однословного считывания кода по заданному адресу с повышенным быстродействием на входы 16 и 17 подают код управления и сигнал записи

1805500 этого кода соответственно, Причем код управления. и код адреса при этом взаимозависимы.

Рассматриваемый способ повышения быстродействия состоит в том, что граф переходных состояний для каждого полинома обратных связей неповторим и имеет различную очередность кодов состояния регистра 7 сдвига и, следовательно, для каждого считываемого кода числа можно определить такой полином (или даже несколько равноценных полиномов), при котором считывание кода числа можно осуществить путем малого количества сдвигов.

Возвращаясь к рассмотренному выше примеру при n = 4 и при использовании полинома обратных связей F> = 1 + X+ Х из исходного нулевого состояния регистра 7 сдвига для считывания кода 0001 и ЗУ, достаточно сделать один сдвиг, а для считывания из ЗУ кода 1000 необходимо делать 15 сдвигов (см,фиг. 2), 4

Однако если полином F> заменить на

Ез = 1 + X, для которого граф переходных состояний регистра 7 сдвига представлен на фиг. 3, то указанный код 1000 из ЗУ можно считать, используя вместо 15 сдвигов всего 3, Считывание всех различных кодов из ЗУ рассматриваемым способом для данного примера оказывается возможным со средним быстродействием около 2 — 4 синхротакта, что определяется таблицей.

Так как только в одном случае (при считывании кода 1000) минимальным числом синхротактов, равным 4, считывание обеспечивается лишь одним полиномом 1+ X, a во всех остальных случаях задача решается широким выбором полиномов, то возможна такая организация при последовательном считывании различных кодов, при которой не требуется менять код управления (полином) при каждом обращении, Работа устройства в данном режиме от. личается от предыдущего лишь тем, что одновременно с обращением к ЗУ и выдачей в ,него кода адреса при необходимости выдается код управления на вход 16 и сигнал записи этого кода на вход 17.

Код управления может быть записан несколько раньше, чем код адреса через ту же адресную магистраль.

Быстродействие может быть еще больше повышено, если, кроме того, учитывать целесообразность сдвига влево или вправо, что не учитывалось в рассмотренном выше примере, Формула изобретения

Запоминающее устройство, содержащее регистр, счетчик, регистр сдвига, первый триггер, три элемента И, группу элементов И; два элемента ИЛИ, элемент

НЕ и элемент задержки, причем выходы счетчика соединены с входами первого элемента ИЛИ, выход которого соединен с входом элемента НЕ, выход которого соединен с первым входом первого элемента И, прямой выход первого триггера соединен с первым входом второго элемента И, информационные входы регистра являются входами управления устройства, информационные входы счетчика — адресными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит сумматор по модулю два и второй триггер, причем выход первого элемента

ИЛИ соединен с первым входом третьего элемента И, вторые входы первого, второго и третьего элементов И вЂ” с выходом элемента задержки, вход которого соединен с синхровходом счетчика и является входом обращения устройства, выход третьего элемента И соединен с S-входом первого триг-. гера, R-вход которого соединен с выходом второго элемента ИЛИ, а выход — с входом записи — вычитания счетчика, выход второго элемента И соединен с входом синхронизатриггера, инверсный выход которого соединен с входом сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, входы группы

40 сумматора по модулю два соединены с соответствующими выходами элементов И груп- . пы, первые входы которых соеДинены с соответствующими выходами регистра, а вторые входы — c соответствующими выходами регистра сдвига и являются информационными выходами устройства, входы установки в

"0" регистра сдвига и регистра и R-вход второго триггера соединены с первым входом второго. элемента ИЛИ и являются входом

50 установки в "0" устройства, вход синхронизации регистра является входом записи устройства, выход первого элемента И соединен с вторым входом второго элемента ИЛИ и является выходом считывания устройства, 55

35 ции регистра сдвига и S-входом второго

1805500 .

Фиг. 1

1805500

071

0171

1010

ЮОО

10. пар

Составитель Б. Крыжановский

Техред M.Ìîðãåíòàë Корректор Л. Фийь

Редактор

Заказ 944 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб,. 4/5 с

Производственно-издательский комбинат "Патент". г, Ужгород. ул.Гагарина, 101