Устройство для регистрации аналогового процесса

 

Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано для регистрации однократных аналоговых процессов, в особенности в системах измерения механических и акустических импульсных процессов . Целью изобретения является расширение динамического диапазона устройства . Поставленная цель достигается тем, что в устройство введены блок восстановления масштаба, элемент НЕ, второй RS- триггер, второй и третий элемент И, четвертый элемент ИЛИ, формирователь импульса и управляемый делитель напряжения . 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 11 С 27/04, 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,.! (1 фь

6д 4 ,О

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4771275/24 (22) 18.12,89 (46) 07.11.92, Бюл. N. 41 (71) Научно-исследовательский институт измерительной техники (72) Ю.П.Петров, E.À.Äåðäåíêîâ и В.С.Дворников (56) Беркутов А.М. и др. Цифровая осциллография. — М.: Энергоатомиздат, 1983, с.110, Авторское свидетельство СССР

Q 1429171, кл. G 11 С 19/00, 1986 (прототип). (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ

АНАЛОГОВОГО ПРОЦЕССА

Изобретечие относится к автоматике и контрольно-измерительной технике и может быть использовано для регистрации однократных аналоговых процессов. в особенности в системах измерения механических и акустических импульсных процессов.

Известна схема цифрового осциллографа, адаптивного к амплитуде входного сигнала, которая содержит входное устройство, АЦП, реверсивный счетчик, коммутатор, оперативную память, блок управления и устройство отображения. В данном цифровом осциллографе обеспечивается автоматическое переключение диапазонов таким образом, что напряжение исследуемого сигнала всегда находится в диапазоне преобразования АЦП. Однако недостатком данного устройства является наличие дополнительного цикла приведения зарегистрированной информации к одному масштабу, включаемого перед переходом в Ы 1774379A1 (57) Изобретение относится к автоматике и контрольно-измерительной технике и Может быть использовано для регистрации однократных аналоговых процессов, в особенности в системах измерения механических и акустических импульсных процессов. Целью изобретения является расширение динамического диапазона устройства. Поставленная цель достигается тем, что в устройство введены блок.восстановления масштаба, элемент НЕ, второй RSтриггер, второй и третий элемент И, четвертый элемент ИЛИ, формирователь импульса и управляемый делитель нап ряжения. 4 ил.

/ режим отображения информации, что снижает общее быстродействие устройства.

Кроме того, использование во входном устройстве активных усилителей приводит к возникновению переходных процессов, искажающих форму регистрируемого сигнала в момент переключения, что накладывает ограничение на предельную частоту дискретизации АЦП и быстродействие устройства.

Наиболее близким из известных по технической сущности является устройство для регистрации аналогового процесса, которое содержит 4 регистра сдвига, регистр уставки, счетчик, RS-триггер, блок задания эта- лонного кода, 2 блока мультиплексоров, — а блок сравнения кодов, регистр, АЦП. выпрямитель, компаратор, шифратор, генератортактовых импульсов, элемент И, элемент задержки и 3 элемента ИЛИ с соответствующими связями.

Указанное устройство обеспечивает адаптивное выделение и регистрацию циф1774379 ровых отсчетов АЦП преобразуемого им- ными входами первого регистра сдвига и с пульсного процесса в оптимальном диапа- входами первой группы блока сравнения козоне измерения Однако на практике дов,входывторойгруппыкоторогосоединевозникают случаи, когда в условиях априор- ны с соответствующими выходами регистра, ной неопределенности интенсивности из- 5 входы которого соединены с соответствуюмеряемых импульсных процессов, щими выходами первого блока мультиплекособенно на начальных этапах испытаний соров, управляющий вход которого объектов, амплитуда входного сигнала соединен со стробирующим выходом блока может меняться в широких пределах и задания эталонного кода и вторым входом количество автоматически выбираемых ди- 10 первого элемента ИЛИ, вторые входы упапазонов измерения в пределах диапазона равления сдвигом третьего и четвертого репреобразования АЦП может быть недоста- гистров сдвига соединены между собой и точным, Возможны случаи, когда амплитуда являются тактирующим входом устройства, входного сигнала превысит диапазон пре- информационные входы четвертого регистобразования АЦП, что приведет к потере 15 ра сдвига соединены с соответствующими информации об амплитуде сигнала, т,е. "за- выходами первой группы выходов шифратошкалу "устройства. Таким образом, общий ра, выходы второй группы которого соедидинамическийдиапазонустройстваограни- нены с соответствующими входами чен величиной диапазона преобразования управления второго блока мультиплексоАЦП, что является его недостатком, 20 ров, выходы которого соединены с соответЦелью изобретения является расшире- ствующими информационными входами ние динамического диапазона устройства. третьего регистра сдвига, входы шифратора

Поставленная цельдостигается тем,что соединены с соответствующими выходами в устройство для регистрации аналогового старших разрядов регистра, входы установпроцесса, содер>кащее аналого-цифровой 25 ки в нулевое состояние первого и второго преобразователь, стробирующий вход кото- регистров сдвига соединены с первыми вхорого соединен с первым выходом генерато- дами второго и третьего элементов ИЛИ и ра тактовых импульсов, второй. выход являются входом установки в исходное сокоторого соединен с входами управления стояниеустройства, выход блока сравнения сдвигом первого и второго регистров сдвига 30 кодов соединен с вторым входом второго и первым входом первого элемента И, вто- элемента ИЛИ, выход которого соединен с рой вход которого соединен с прямым выхо- входами установки в нулевое состояние дом первого RS-триггера, вход jjcTBHoBKM в третьего и четвертого регистров и счетчика, единичное состояние которого соединен с выход которого подключен к второму входу выходом блока сравнения кодов и первым 35 третьего элемента ИЛИ, выход которого входом первого элемента ИЛИ, выход кото- подключен к входу установки в нулевое сорого соединен с входом элемента задержки, стояние первого RS-триггера введены блок выход которого подключен к тактирующему восстановления масштаба, элемент НЕ, втовходу регистра, тактирующий вход счетчика рой RS-триггер, второй и третий элементы соединен с выходом первого элемента И и 40 И; четвертый элемент ИЛИ, формирователь первыми входами управления сдвигом импульса иуправляемыйделитель напряжетретьего и четвертого регистров сдвига, вы- ния, вход которого является информационходы которых являются соответственно ин- ным входом устройства, а выход соединен с формационными выходами и выходами входом выпрямителя, вход управления кокода диапазона устройства, вход аналого- 45 эффициентом передачи управляемого делицифрового преобразователя соединен с вы- теля напряжения соединен с входом ходом выпрямителя, вход которого элемента НЕ, первым входом второго элесоединен с входом компаратора, выход ко- мента И, дополнительным информационторого соединен с входом второго регистра ным входом четвертого регистра сдвига, сдвига, выход которого соединен с соответ- 50 выходом второго RS-триггера и входом форствующим входом третьего регистра сдвига, мирователя импульса, выход которого соеблок задания эталонного кода, вход которо- динен с первым входом четвертого го является входом установки порога сраба- элемента ИЛИ, выход которого соединен с тывания устройства, а выходы — соединены входом установки в нулевое состояние регис соответствующими информационными 55 стра, второй входчетвертогоэлемента ИЛИ входами второй группы первого блока муль- соединен с входом установки в нулевое сотиплексоров, первые информационные вхо- стояние второго RS-триггера и первым входы первой группы которого соединены с домтретьегозлементаИЛИ,входустановки соответствующими выходами аналого-циф- в единичное состояние второго RS-триггера рового преобразователя, с информацион- соединен с выходом третьего элемента И, 1774379

55 входы которого соединены с соответствующими выходами аналого-цифрового преобразователя, выход элемента HE соединен с дополнительным информационным входом первого регистра сдвига, дополнительный выход которого соединен с вторым входом второго элемента И, выход которого соединен с управляющим входом блока восстановления масштаба, входы которого соединены с соответствующими выходами первого регистра сдвига, а выходы — с информационными входами второго блока мультиплексоров, дополнительный выход четвертого регистра сдвига является старLUMM разрядом кода диапазона устройства.

На фиг.1 и 2 приведена функциональная схема устройства для регистрации аналогового процесса; на фиг,3 — блок восстановления масштаба; на фиг.4 — временные диаграммы работы устройства, где условно показаны аналоговые сигналы, соответствующие цифровым отсчетам, формируемым в устройстве. .Устройство содержит аналого-цифровой преобразователь (АЦП) 1, генератор 2 тактовых импульсов, первый 3 и второй 4 регистры сдвига, первый элемент И 5, первый RS-триггер 6, блок 7 сравнения кодов, первый элемент ИЛИ 8, счетчик 9, третий 10 и четвертый 11 регистры сдвига, выпрямитель 12, компаратор 13, блок 14 задания эталонного кода. первый блок 15 мультиплексоров, регистр 16, второй блок 18 мультиплексоров, управляемый делитель 19 напряжения, элемент HE 20, второй элемент И 21, второй RS-триггер 22, формирователь 23 импульса, второй элемент ИЛИ

24, элемент 25 задержки, третий 26 и четвертый 27 элементы ИЛИ, третий элемент И

28 и блок 29 восстановления масштаба.

Устройство работает следующим образом.

В исходном состоянии по входу упр,З обнуляется регистры 3; 4; 10; 11 сдвига, регистр 16, счетчик 9 и RS-триггеры 6 и 22, При этом коэффициент передачи управляемого делителя 19 напряжения устанавливается равным 1 (Кл = 1).

По внешнему управляющему импульсу, поступающему на вход упр,1 установки порога срабатывания устройства, блок 14 задания эталонного кода вырабатывает сигнал, поступающий на вход первого элемента ИЛИ 8 и первого блока 15 мультиплексоров. По этому сигналу, прошедшему через элемент ИЛИ 8 и элемент задержки 25 ка управляющий вход регистра 16, код уставки с выхода блока 14 задания эталонного кода через блок 15 мультиплексоров поступает на входы регистра 16, записывается в него и поступает на входы В блока 7 сравнения кодов. С этого момента в регистре 16 хранится начальный код порога срабатывания устройства, а блок 15 мультиплексоров пр окончании управляющего сигнала переключается на передачу сигналов с АЦП 1.

Входной знакопеременный сигнал, поступающий на вход устройства и не превышающий диапазон преобразования АЦП 1, пройдя через управляемый делитель 19 напряжения с Кл = 1,преобразуется выпрямителем 12 в униполярный сигнал и поступает на информационный вход десятиразрядного АЦП 1 (в общем случае N-разрядного

АЦП), В такт с импульсами генератора 1 униполярный сигнал преобразуется АЦП 1 в последовательность цифровых отсчетов. поступающих одновременно на N входов первого регистра 3 сдвига и блока 15 мультиплексоров, íà N входов А блока 7 сравнения кодов и на N входов элемента И

28. На (N+1)-й вход регистра 3 сдвига поступает сигнал с ввыхада RS-триггера 22 через элемент HE 20. Синхронно с тактами генератра 2 цифровые отсчеты АЦП 1 и сигнал логической "1" инверсного состояния RSтриггера 22 продвигаются через все ячейки первого регистра 3 сдвига, а цифровые отсчеты знака входной функции, сформированной компаратором 13 и соответствующие каждому цифровому отсчету АЦП 1, продвигаются последовательно через все ячейки регистра 4 сдвига. На выходах основных регистров 3 и 4 сдвига последовательности цифровых отсчетов АЦП 1 и знака входной функции, а также сигнала инверсного состоянии RS-триггера 22 появляются с задержкой во времени, определяемой временем прохождения одного отсчета через все ячейки регистров 3 и 4 сдвига, Цифровые отсчеты с выхода регистра Э сдвига поступают на И входов блока 29 восстановления масштаба, на (И+1)-й управляющий вход которого поступает сигнал логического "0" со схемы И 21, так как на первом входе ее присутствует сигнал логического "0" с выхода RS-триггера 22.

При наличии на управляющем входе блока 29 восстановления масштаба сигнала логического "0" он пропускает на выход N разрядов кода цифровых отсчетов без изменений. Перезапись информации в регистры

10 и 11 сдвига зависит от численного значения кода уставки, записанного в регистре

16. Если численное значение кода уставки превышает значение кода, поступающего на входы А блока 7 сравнения кодов, то он не срабатывает и RS-триггер 6 находится в исходном состоянии, запрещающем про1774379

45

55 хождение импульсов от генератора 2 через элемент И 5 на управляющие входы счетчика 9 и регистров 10 и 11 сдвига. При этом перепись в регистры 10 и 11 не происходит, Как только значение кодов на входах А блока 7 сравнения кодов превысит значение кода уставки на его входах В, блок 7 сравнения срабатывает и по его сигналу RS-триггер 6 переключается в единичное состояние, разрешающее прохождение тактовых импульсов от генератора 2 через элемент И 5 на управляющие входы регистров

10 и 11 и счетчика 9, Одновременно в регистре 16 фиксируется новое значение уставки, представляющее собой значение кода

АЦП 1 в момент срабатывания блока 7 сравнения с учетом времени задержки в элементе 25 задержки.

Если вновь поступающие коды РЦП 1 меньше или равны новому значению уставки в регистре 16, то информация в регистрах

10 и 11 записывается и продвигается внутри их ячеек до момента переполнения счетчика

9 импульсами генератора 2, Количество импульсов, переполняющих счетчик 9, соответствует числу отсчетов АЦП 1, которые необходимо записать в регистр 10 сдвига.

Импульсом переполнения от счетчика 9, прошедшим через элемент ИЛИ 27, PSтриггер 6 вновь возвращается в исходное состояние, по которому останавливается запись в регистры 10 и 11 сдвига, При этом в регистре 11 сдвига по М разрядам оказывается зафиксированным код диапазона, в котором была осуществлена регистрация всей реализации входного сигнала, а по дополнительному (М+1)-му разряду фиксируется нулевой код, свидетельствующий, что входной сигнал зарегистрирован без превышения диапазона преобразования АЦП 1. В регистре 10 при этом фиксируется участок входного процесса, соответствующий моменту срабатывания блока 7 сравнения, причем начало этого участка начинается раньше момента срабатывания блока 7 сравнения на время задержки информации в регистре 3 (интервал Тпр, фиг.4)= за счет чего обеспечивается запись "предыстории" импульсного сигнала.

Массив информации в регистре 10 оказывается зарегистрированным в оптимальном диапазоне, соответствующем максимальной амплитуде входного сигнала, ".е. в регистре 10 фиксируются коды с оптимальной разрядной группой, состоящей из семи соседних значений разрядов (в общем случае из 5 разрядов), выбранных блоком 18 мультиплексоров.

Выбор оптимальной разрядной группы для случая четырех диапазонов осуществляется по управляющим сигналам нэ выходе шифратора 17 следующим образом, На входы шифратора 17 поступают три старших разряда кода с выхода регистра 16. В общем случае для К диапазонов, определяемых по формуле

К = N-S+1, где N — количество разрядов АЦП 1;

S — количество разрядов, фиксируемых в регистре 10, на.входы шифратора 17 поступают (K-1) старших разрядов кода.

Шифратор 17, исходя из места нахождения старшей логической единицы кода на его входе, вырабатывает соответствующий управляющий четырехразрядный позиционный код (в общем случае К-разрядный код), который поступает на управляющие входы блока 18 мультиплексоров. Этот код может принимать значения 1000. 0100, 0010, 0001, причем сигнал логической "1" является разрешающим, а сигнал логического "0" запрещающим. Одновременно на других выходах шифратора 17 формируется двухразрядный двоичный код диапазона, поступающий на входы второго дополнительного регистра 11 сдвига. В общем случае формируется М-разрядный код диапазона, связанный с числом К диапазонов зависимостью К = 2, На (М+1)-й вход

M регистра 11 сдвига поступает код превышения диапазона преобразования АЦП 1 с выхода RS-триггера 22-, который является дополнительным старшим разрядом кода диапазона.

В зависимости от кода на управляющих входах блока 18 мультиплексоров он подключает на свои выходы разрядную группу. состоящую из семи соседних значащих разрядов, выбранных из десяти разрядов с выхода блока 29 восстановления масштаба (в общем случае S соседних значащих разрядов из N разрядов). Количество возможных разрядных групп, состоящих из S соседних значащих разрядов, равно количеству диапазонов К, а состав разрядной группы задается управляющим кодом с выхода шифратора 17. В зависимости от этого кода на выход старшего значащего разряда блока 18 мультиплексоров на время регистрации всей реализации входного сигнала подключается только один разряд из состава (1...К) разрядов, а на выходы последующих разрядов подключаются, соответственно, разряды с номерами на единицу больше предыдущих, т.е. вес которых в два раза меньше веса предыдущих разрядов.

Устройство работает таким образом при однократном срабатывании блока 7 сравне1774379

10

25

35

55 ния, что является частным случаем, Типичным случаем является многократное срабатывание блока 7 сравнения, например, при возрастании переднего фронта импульса. многократных импульсных сигналах и т,д.

При многократном срабатывании блока

7 сравнения, в том числе и в процессе записи в регистры 10 и 11, происходит, соответственно, подтверждение разрешающего состояния RS-триггера 6 и одновременно каждый рэз сброс счетчика 9, третьего 10 и четвертого 11 регистров сдвига через элемент ИЛИ 26 в исходное состояние независимо от результата счета в данный момент.

Одновременно происходят изменения када уставки в регистре 16 и в соответствии с этим, при условии изменения местоположения старшей логической "1", изменения кода диапазона и изменения состава разрядной группы на выходе блока 18 мультиплексоров. Последнее срабатывание блока 7 сравнения означает, что входной сигнал достиг своего максимального значения и относительно этого момента времени tz будет зарегистрирован участок входного процесса в оптимальном диапазоне измерения.

Все предыдующие участки, записанные при предыдущих срабатываниях блока 7 сравнения в регистры t0 и 11, при последующих его срабатываниях заменяются на новые

Так как счетчик 9 каждый раэ при срабатывании блока 7 сравнения сбрасывается в исходное состояние. то он затем начинает вновь подсчет импульсов, поступающих на управляющие входы регистров 10 и 11 до переполнения счетчика 9. При этом цифровые отсчеты разрядной группы, зарегистрирован ные регистром 10 вместе со значением знака функции на интервале

Треп и код диапазона, зарегистрированный регистром 11, всегда однозначно связаны с моментом последнего срабатывания блока

7 сравнения, т.е, с моментом достижения входным сигналом своего максимального значения.

Устройство работает таким образом при условии, что величина входного сигнала не превышает диапазона преобразования

АЦП 1. При превышении входным сигналом предела диапазона АЦП 1 (сигнал U> и уровень +MBKc на фиг,4) формируется код логической "1" по всем N разрядам АЦП 1 и срабатывает многовхадовой элемент И 28.

По сигналу на его выходе в момент времени

tt включается в единичное состояние RSтриггер 22 (сигнал U4 на фиг.4) и по перепаду сигнала с RS-триггера 22 вырабатывается одиночный короткий импульс формирователем 23, который через элемент ИЛИ 24 сбрасывает в нулевое состояние регистр 16, Сигнал логической "1" с выхода RS-триггера

22 поступает также на управляющий вход делителя 19 напряжения, который уменьшает коэффициент передачи в К раз, При этом на вход АЦП 1 начинает поступать в К раз уменьшенный сигнал (сигнал 02 на фиг,4), который по очередному импульсу с генератора 2 преобразуется в новое значение цифрового кода. уже не превосходящее диапазона преобразования АЦП 1.

Поскольку значение кода на входе А блока 7 сравнения превышает значение кода на входе В, равное нулевому, то блок 7 сравнения срабатывает. По его выходному сигналу происходит сброс счетчика 9 и регистров 10 и 11 сдвига в исходное состояние и через элемент ИЛИ 8 и элемент задержки запись нового значения кода уставки в регистр 16. Время задержки в элементе 25 задержки должно быть не менее времени преобразования АЦП 1 для того, чтобы к моменту прихода тактового сигнала на управляющий вход регистра 16 на его информационном входе сформировался новый код РЦП 1 после переключения делителя 19 напряжения. С этого момента продолжается выборка максимального значения и регистрация в измененном диапазоне измерения, начиная со второго младшего диапазона (уровень DM<> на фиг.4).

При этом, поскольку в регистре 3 сдвига записаны цифровые отсчеты в максимальном диапазоне, предшествующие моменту превышения диапазона преобразования

АЦП 1, то необходимо произвести восстановление масштаба цифровых отсчетов на время, равное времени продвижения этих отсчетов из регистра 3 сдвига (интервал Т, на фиг.4), Эта осуществляется следующим образом, Так как до момента времени t1 превышения входным сигналом диапазона АЦП 1

RS-триггер 22 находится в нулевом состоянии, то через элемент НЕ 20 (сигнал Uq на фиг,4) по дополнительному(И+1)-му разряду регистра 3 во все ячейки записывается код

"1", который с (И+1)-го выхода регистра 3 поступает на второй вход элемента И 21 (сигнал 0в на фиг.4). На первом входе элемента И 21 присутствует сигнал "О" с выхода

RS-триггера 22. При превышении входным сигналом диапазона АЦП 1 и срабатывании

RS-триггер 22 в момент времени tt на первом входе элемента И 21 и на его выходе появляется сигнал "1" (сигнал Uq, на фиг.4), а на (И+1)-и входе регистра 2 сигнал "0" (сигнал Us, фиг.4). Через интервал Т м, равный времени вывода информации иэ регистра 3 после момента превышения диапазона

АЦП 1, на (N+1)-м выходе длемента И 21 в

1774379

10

50 момент времени ta появляется сигнал "О", Следовательно, в течение этого интервала времени Твм íà (N+1)-м входе блока 29 восстановления масштаба присутствует сигнал

"1" и происходит переключение разрядов кода на его выходе так, что цифровые отсчеты сдвигаются в сторону младших разрядов на 3 разряда (в общем случае на (К-1) разрядов), а вместо старших рязрядов на выходе присутствует сигнал "0". Таким образом, в процессе продвижения цифровых отсчетов из регистра 3 после момента времени t1 превышения диапазона АЦП 1 (сигнал Оз, фиг.4) и до момента времени tg окочания вывода отсчетов из регистра 3, зарегистрированных в максимальном диапазоне, цифровые отсчеты в блоке 29 восстановления масштаба приводятся к новому диапазону, чем исключается разрыв регистрируемого сигнала (сигнал U8, на фиг.4). По окончании интервала времени Твм приведения отсчетов к одному масштабу на (N+1)-м выходе регистра 3 и на управляющем входе блока

29 восстановления масштаба появляется сигнал "0" (сигнал 0в, на фиг.4) и в дальнейшем цифровые отсчеты проходят через него без изменений, Параллельно с этим шифратор 17 осуществляет окончательную выборку диапазона регистрации в регистр 10 аналогично описанному выше.

По окончании регистрации может быть осуществлен вывод информации из устройства путем подачи на его тактирующий вход

Упр,2 импульсов считывания. Частота тактовых импульсов определяется режимом работы внешнего воспринимающего информацию устройства.

При этом на выход устройства поступает информация в виде семиразрядного кода зарегистрированного параметра (в общем случае S-разрядного кода) и дополнительного знакового разряда, который используется для восстановления знакопеременного сигнала и как старший разряд кода параметра, а также служебная информация в виде трехразрядного кода диапазона {s общем случае (У+1)-разрядного кода, причем (М+1)-A разряд является старшим разрядом кода диапазона).

Формула изобретения

Устройство для регистрации аналогового процесса, содержащее аналого-цифровой преобразователь, стробирующий вход которого соединен с первым выходом генератора тактовых импульсов, второй выход которого соединен с входами управления сдвигом первого и второго регистров сдвига и первым входом первого элемента И, второй вход которого соединен с прямым выходом первого RS-триггера, вход установки в единичное состояние которого соединен с выходом блока сравнения кодов и первым входом первого элемента ИЛИ, выход которого соединен с входом элемента задержки, выход которого подключен к тактирующему входу регистра, тактирующий вход счетчика соединен с выходом первого элемента и первыми входами управления сдвигом третьего и четвертого регистров сдвига, выходы которых являются соответственно информационными выходами и выходами кода диапазона устройства, вход аналого-цифрового преобразователя соединен с выходом выпрямителя, вход которого соединен с входом компаратора, выход которого соединен с входом второго регистра сдвига, выход которого соединен с соответствующим входом третьего регистра сдвига; блок задания эталонного кода, вход которого является входом установки порога срабатывания устройства, а выходы соединены с соответствующими информационными входами второй группы, первого блока мультиплексоров, первые информационные входы первой группы которого соединены с соответствующими выходами аналого-цифрового преобразователя, с информационными входами первого регистра сдвига и с входами первой группы блока сравнения кодов, входы второй группы которого соединены с соответствующими выходами регистра, входы которого соединены с соответствующими выходами первого блока мультиплексоров, управляющий вход которого соединен со стробирующим выходом блока задания эталонного кода и вторым входом первого элемента ИЛИ, вторые входы управления сдвигом третьего и четвертого регистров сдвига соединены между собой и являются тактирующим входом устройства, информационные входы четвертого регистра сдвига соединены с соответствующими выходами первой группы выходов шифратора, выходы второй группы которого соединены с соответствующими входами управления второго блока мультиплексоров, выходы которого соединены с соответствующими информационными входами третьего регистра сдвига, входы шифратора соединены с соответствующими выходами старших разрядов регистра, входы установки в нулевое состояние первого и второго регистров сдвига соединены с первыми входами второго и третьего элементов ИЛИ и являются входом установки в исходное состояние устройства, выход блока сравнения кодов соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входами установки в нулевое состояние третьего и четвертого регистров и счетчика, 1771379 (ис. 1 выход которого подключен к второму входу третьего элемента ИЛИ, выход которого подключен к входу установки в нулевое состояние первого RS-триггера, о т л и ч а ющ е е с я тем, что, с целью расщирения динамического диапазона устройства, в него введены блок восстановления масштаба, элемент НЕ, второй RS-триггер, второй и третий элементы И, четвертый элемент

ИЛИ, формирователь импульса и управляемый делитель напряжения, вход которого является информационным входом устройства. а выход соединен с входом выпрямителя, вход управления коэффициентом передачи управляемого делителя напряжения соединен с входом элемента НЕ. первым входом второго элемента И, дополнительным входом четвертого регистра сдвига, выходом второго RS-триггера и входом формирователя импульса, выход которого соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с входом установки в нулевое состояние регистра, второй вход четвертого элемента

ИЛИ соединен с входом установки в нулевое состояние второго RS-триггера и пер5 вым входом третьего элемента ИЛИ, вход установки в единичное состояние второго

RS-триггера соединен с выходом третьего элемента И, входы которого соединены с соответствующими выходами аналого-циф10 рового преобразователя, выход элемента

НЕ соединен с дополнительным информационным входом первго регистра сдвига, дополнительный выход которого соединен с вторым входом второго элемента И, выход

15 которого соединен с управляющим входом блока восстановления масштаба, входы которого соединены с соответствующими выходами первого регистра сдвига, а выходы— с информационными входами второго блока

20 мультиплексоров, дополнительный выход четвертого регистра сдвига является старшим разрядом кода;диапазона устройства.

1 774379

Фив. 2

177437 !

Вхсдлх Х!

В.сах т!

-!)...N

1 Н °

29

К-1

К-1 кб! к: е..огк с Ьх. ."-2Кб2> л C!:! -К !! 1 м-кб ккб! — ГТ 1 Ц ) !

ВхсЬ Ч

1оВлииа и -хх --бх

9I«Х!

l—

U! U2

1 I x, i-1....К-:: z иии. с»,.

Vr

Составитель Ю.Петров

Техред М.Уоргентал Корректор С.Лисина

i åäàêòîð Б.Федотов

Производственно-издательский комбинат "Патент", г. Ужгород. уп,Гагарина, 101

Заказ 3930 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Устройство для регистрации аналогового процесса Устройство для регистрации аналогового процесса Устройство для регистрации аналогового процесса Устройство для регистрации аналогового процесса Устройство для регистрации аналогового процесса Устройство для регистрации аналогового процесса Устройство для регистрации аналогового процесса Устройство для регистрации аналогового процесса Устройство для регистрации аналогового процесса 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для последовательного выделения нулей из двоичного кода, и может быть использовано в запоминающих устройствах с ассоциативной выборкой

Резервированный сдвиговый регистр1изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.с целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки. каждая ячейка содержит трехпороговый и однопороговый логические элементы, имеющие общий входной диодно-резисторный линейный сумматор, выходы которых объединены, через схему «и» соединены с двумя управляющими входами ячейки и подключены к двум входам линейного сумматора.на фиг. 1 дана структурная схема резервированного сдвигового регистра; на фиг. 2 — принципиальная схема элементарной ячейки.резервированный сдвиговый регистр содержит три канала. первый канал включает ячейки 1 и 2, второй — ячейки 3 и 4, третий — ячейки 5 и 6. первый, второй и третий каналы 5 содержат по три управляющие щины 7—9, 10—12 и 13—15 соответственно. на шины первого, второго и третьего каналов соответственно подаются управляющие сигналы л№, 5 // 423175
Изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.Известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».Однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.С целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в системах приема и передачи дискретной информации

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных системах обработки информации

Изобретение относится к вычислительной технике, автоматике и цифровой измерительной технике и может быть использовано в арифметико-логических устройствах последовательного действия повышенной достоверности

Изобретение относится к цифровой вычислительной технике

Изобретение относится к цифровой вычислительной технике, а точнее - к регистрам , и может быть использовано в устройствах дискретной автоматики на потенциальных логических элементах в интегральном исполнении

Изобретение относится к вычислитель-: ной технике и может быть использовано дляТсоздания высокопроизводительных процессоров, в частности процессоров,осуществляющих параллельное суммирование равнознакового массива чисел

Изобретение относится к вычислительной технике, в частности к подсистемам обмена информацией вычислительных систем и многомашинных комплексов с шинной архитектурой

Изобретение относится к вычислительной технике и может быть использовано при построении линий задержек для цифровых фильтров

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех
Наверх