Устройство для контроля регистра сдвига

 

Изобретение относится кобласти вычислительной техники и может быть использовано при реализации средств контроля и диагностики электронных цифровых устройств . Цель изобретения состоит в сокращении времени обнаружения неисправности регистра сдвига. Устройство содержит контролируемый регистр сдвига 1 , разделенный на m групп по п разрядов в каждой группе, а выходы каждой из групп соединены со входами сумматоров по модулю два 2 и 3, выходы которых соединены соответственно с информационным входом п-разрядного дополнительного регистра сдвига 4 и входом сумматора по модулю два 5, другой вход которого соединен со входом тактовой последовательности устройства, а выход празрядного регистра сдвига 4 соединен со входом сумматора по модулю два 6, другой вход которого подключен к выходу сумматора по модулю два 5, чем обеспечивается сокращение времени обнаружения неисправности регистра сдвига в гп раз. При исправной работе устройства на выходе сумматора по модулю два 6 присутствует неискаженная тактовая последовательность импульсов. 1 ил. (/) С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК. (51)5 G 11 С 29/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕ НТ ССС Р) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4861893/24 (22) 23.08.90 . (46) 30.03,93. Бюл. М 12 (71) Пензенский научно-исследовательский электротехнический институт (72) В.С,Князькин, A.Â.Êîëåñíèêîâ (56) Авторское свидетельство СССР

М 534764, кл. G 06 F 11/08, 1974.

Авторское свидетельство СССР йл 1322378, кл. 9р 11 С 29/00, 1986.

Авторское свидетельство СССР

hh 679984. кл. G 06 F 11/00, 1978. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РЕГИСТРА СДВИГА (57) Изобретение относится к области вычислительной техники и может быть использовано при реализации средств контроля и диагностики электронных цифровых уст. ройств. Цель изобретения состоит в сокращении времени обнаружения неисправности

Изобретение относится к области.вычислительной техники и может быть использовано при реализации средств контроля и диагностики электронных цифровых устройств.

Целью изобретения является сокращеwe времени обнаружения неисправности регистра сдвига.

На чертеже представлена функциональная схема устройства.

Устройство содержит контролируемый регистр сдвига 1, сумматоры по модулю два

2, 3, дополнительный регистр сдвига 4, сумматоры по модулю два 5, 6.

В зависимости от требуемого времени обнаружения неисправности контролируемый регистр сдвига разбивается íà m групп, „, Ж„„1805502 А1 регистра сдвига. Устройство содержит контролируемый регистр сдвига 1; разделенный на m групп по и разрядов в каждой группе, а выходы каждой из групп соедине. ны со входами сумматоров по модулю два 2 и 3, выходы которых соединен ы.соответствен:но с информационным входом и-разрядного дополнительного регистра сдвига 4 и входом сумматора по модулю два 5, другой вход которого соединен со входом тактовой последовательности устройства, а выход иразрядного регистра сдвига 4 соединен со ..входом сумматора по модулю два б. другой вход которого подключен к выходу сумматора по модулю два 5, чем обеспечивается сокращение времени обнаружения неисправности регистра сдвига в m раз, При исправной работе устройства на выходе сумматора по модулю два 6 присутствует неискаженная тактовая последовательность импульсов. 1 ил. каждая из которых содержит и разрядов, Выход последнего разряда каждой группы соединяется со схемой контроля регистра сдвига, При этом чем меньше количество разрядов в каждой группе, тем меньше времени требуется на обнаружение неисправности в регистре сдвига.

Если контролируемый регистр разбивается на неравные группы, например на группы из и и К разрядов. где К < и. то со схемой контроля соединяются выходы последнего разряда каждой из групп, содержащих К и и разрядов, и выходы последнего разряда каждой группы из (n + К) разрядов, Работа устройства для контроля регистра сдвига осуществляется следующим образом.

1805502

На каждый из входов сумматора по модулю два 3 поступают сигналы с выходов контролируемого регистра сдвига 1 задержанные на и тактов рабочей частоты по отношению к сигналам, поступающим на соответствующие входы сумматора по модулю два 2, и на выходах дополнительного регистра сдвига 4 и сумматора по модулю два 3 при исправной работе регистра 1 присутствуют сигналы.

Выход сумматора по модулю два 3 соединен со вторым входом сумматора по модулю два 5, на первый вход которого поступает исходная тактовая последовательность импульсов, В результате этого при исправной ра6оте регистра сдвига 1 на выходе сумматора по модулю два 6 присутствует неискаженная тактовая последовательность импульсов, При появлении в устройстве неисправности тактовая последовательность импульсов на выходе сумматора по модулю два 6 искажается, что и служит сигналом ошибки, Формула изобретения

Устройство для контроля регистра сдвига, содержащее контролируемый регистр сдвига, первый и второй сумматоры по модулю два, причем первый вход первого сумматора по модулю два соединен с выходом второго сумматора по модулю два, первый вход которого соединен. с входом тактовой последовательности устройства и тактовым входом контролируемого регистра сдвига, выход первого сумматора по модулю два соединен с первым выходом устройства, а выход последнего, 1-го разряда контролируемого регистра сдвига с вторым выходом устройства, информационный вход контролируемого регистра сдвига соединен с информационным входом устройства, о т л ич а ю щ е е с я тем, что, с целью сокращения

"0 времени обнаружения неисправности, устройство содержит третий и четвертый сумматоры по модулю два и дополнительный регистр сдвига, выход которого соединен с вторым входом первого сумматора по моду15 лю два, а информационный вход — с выходом третьего сумматора по модулю два, первый вход которого соединен с информационным входом контролируемого регистра сдвига, l-й вход третьего сумматора по модулю два

20 соединен с (1-1)-м входом четвертого сумматора по модулю два и выходом (i — 1)-и-ro разряда контролйруемого регистра сдвига (i =

2, ..., m, n — количество разрядов дополнительного регистра сдвига; m.n + k = i), (m+1)-е

25 входы третьего и четвертого сумматоров rio модулю два соединены с выходом соответственно ((m — 1)п +k)-ro и 1-го разрядов контролируемого регистра сдвига, выход четвертого сумматора по модулю два соеди30 нен с вторым входом второго сумматора по модулю два, тактовый вход дополнительного регистра сдвига соединен с входом тактовой последовательности устройства,

Устройство для контроля регистра сдвига Устройство для контроля регистра сдвига 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для контроля блоков постоянной памяти

Изобретение относится к вычислительной технике и может быть использовано в устройствах постоянной памяти

Изобретение относится к области вычислительной техники и может быть использовано в устройствах контроля и диагностирования запоминающих устройств

Изобретение относится к вычиелительной технике и может быть использовано дли обнаружения и исправления двойных, fpynпрвых и пакетных ошибок в блоках памяти

Изобретение относится к вычислительной технике и может быть использовано в системах памяти повышенной надёжности

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам

Изобретение относится к вычислительной технике и может быть использовано для функционального контроля блоков многоразрядной оперативной памяти

Изобретение относится к автоматике и вычислительной технике и может быть использовано для тестового контроля регистров сдвига

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении контролируемых систем

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх