Селектор адреса ввода-вывода

Авторы патента:

G06F7 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

G06F13 - Соединение запоминающих устройств, устройств ввода-вывода или устройств центрального процессора или передача информации или других сигналов между этими устройствами (схемы интерфейса для специальных устройств ввода-вывода G06F 3/00; мультипроцессорные системы G06F 15/16; передача цифровой информации вообще H04L; избирательные устройства H04Q)

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах ввода-вывода микропроцессорных комплексов, управляющих технологическим оборудованием. Цель изобретения - упрощение устройства. Селектор адреса ввода-вывода 1 содержит селектор, сумматор 2, элементы ЗАПРЕТ 3, 4, резистор 5. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ.

РЕСПУБЛИК (я)з G 06 F 7/00, 13/00

ГОСУДАРСТВЕН.ОЕ AATEHTHOE

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ.1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4932280/24 (22) 18.01.91 (46) 07.06,93. Бюл. М 21 (71) Московский автомобильный зэвод им.

И.А.Лихачева (72) А.И.Андерсон и О.В.Кэтков (56) Авторское свидетельство СССР

hb 1226439, кл. G 06 F 7/00. 13/00, 1984.

Авторское свидетельство СССР

М 1275422, кл. G 06 F 7/00, l984.

) 5lJ 1820376 А1

2 (54) СЕЛЕКТОР АДРЕСА ВВОДА-ВЫВОДА (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах ввода-вывода микропроцессорных комплексов, управляющих технологическим оборудовэнием. Цель изобретения вЂ” упрощение устройствэ. Селектор адреса ввода-вывода 1 содержит селектор, сумматор 2, элементы ЗАПРЕТ 3, 4, резистор 5. 1 ил.

О (лЭ

0ь

1820376

Цель изобретения вЂ” упрощение селектора адреса.

На чертеже представлены схема устройства на уровне стандартных функциональных элементов и схема его включения в систему ввода-вывода.

Селектор 1 адреса ввода-вывода содержит сумматор 2 и первый элемент 3 ЗАПРЕТ, второй элемент 4 ЗАПРЕТ и ограничительный резистор 5, адресные входы 6 устройства, входы первой группы сумматора 2 являются входами типоразмера модуля селектора 1, выход первого элемента ЗАПРЕТ 3 является выходом выбора модуля селектора 1, входы второй группы сумматора 2 являются адрес- 20 ными входами селектора 1, выходы сумматора 2 являются адресными выходами селектора 1, выход переноса сумматора 2 подключен к инверсному входу второго элемента ЗАПРЕТ 4, выход которого соединен 25 с выходом переноса селектора 1 и инверсным входом первого элемента ЗАПРЕТ 3, прямой вход которого соединен с прямым входом второго элемента ЗАПРЕТ 4, входом переноса селектора 1 и через ограничитель- 30 ный резистор 5 с шиной единичного потенциала.

Селектор адреса работает следующим . образом.

Селекторы 1 используемых модулей 35 включаются последовательно. Инверсный адрес ввода-вывода с адресных входов 6 подключается к второй группе входов сумматора

2, являющимися адресными входами селекто. ра 1 с наименьшим адресом ввода-вывода. 40

Выходы сумматора 2, являющиеся адресными выходами каждого предыдущего селектора 1, подключаются к адресным входам последующего селектора 1 с большим адресом ввода-вывода. Выход переноса каждого 45 предыдущего селектора 1 подключается к входу переноса каждого последующего селектора 1, Вход переноса селектора 1 с наименьшим адресом не подключается. На этом входе за счет резистора 5 устанавливается 50 уровень логической единицы. На входы типоразмера каждого селектора 1 подается двоичный код. определяющий типоразмер модуля, т.е, величину области. занимаемой модулем в пространстве адресов ввода-вывода. Конкретно код типоразмера определяется количеством портов ввода-вывода, размещенных в модулях. Входы переноса сумматоров 2 всех селекторов 1 подключены к шине нулевого потенциала. Когда на выходе переноса сумматора 2 появляется уровень логической единицы, а на входе переноса данного селектора 1 также присутствует уровень логической единицы, то на выходе первого элемента 3 ЗАПРЕТ появляется сигнал, разрешающий данному модулю обмен информацией с процессором, Работа селектора 1 адреса поясняется приведенной ниже таблицей. Предположим, что адресная шина имеет три разряда. К ад-. ресной шине подключены три модуля. Первый модуль занимает три байта (код = 011), второй модуль вЂ” четыре байта (код = 100), а третий вЂ” два байта (код = 010) адресного пространства.

Формула изобретения

Селектор адреса ввода-вывода, содержащий сумматор и первый элемент ЗАПРЕТ, входы первой группы сумматора являются входами типоразмера селектора адреса ввода-вывода. выход первого элемента ЗАПРЕТ является выходом выбора селектора адреса ввода-вывода, отличающийся тем, что, с целью упрощения, он содержит второй элемент ЗАПРЕТ и ограничительный резистор, входы второй. группы сумматора являются адресными входами селектора адреса ввода-вывода, выходы сумматора являются адресными выходами селектора адреса ввода-вывода. выход переноса сумматора подключен к инверсному входу второго элемента ЗАПРЕТ, выход которого соединен с выходом переноса селектора адреса вводавывода и инверсным входом первого элемента ЗАПРЕТ, прямой вход которого соединен с прямым входом второго элемента ЗАПРЕТ, входом переноса селектора адреса ввода-вывода и через ограничительный резистор с шиной единичного потенциала.

1820376

Составитель А. Андерсон

Редактор Т. Федотов Техред М.Моргентал Корректор И. Шулла

Заказ 2030 Тираж . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Похожие патенты:

Генератор случайных чисел // 1817094

Изобретение относится к вычислительной технике и может быть использовано при построении стохастических и специализированных вычислительных машин, Цель изобретения - расширение функциональных возможностей за счет исключения периодичности формируемой последовательности

Генератор двоичных случайных цифр // 1817092

Изобретение относится к вычислительной технике

Устройство для умножения чисел // 1817091

Изобретение относится к вычислительной технике и может быть использовано для быстрого умножения десятичных чисел

Устройство для решения задачи лагранжа // 1817090

Изобретение относится к вычислительной технике и может быть использовано для решения задачи нелинейного программирования

Устройство для определения оптимального дерева связности графа // 1817089

Изобретение относится к вычислительной технике и может быть использовано для аппаратной реализации алгоритма задачи определения кратчайшего остова графа

Устройство сортировки информации // 1817088

Изобретение относится к вычислительной технике

Многофункциональный модуль // 1817087

Изобретение относится к вычислительной технике и предназначено для реализации логических формул шести и менее букв, представленных в дизъюнктивной нормальной форме

Устройство для потенцирования // 1815635

Изобретение относится к вычислительной технике и может найти применение в специализированных вычислительных устройствах , используемых в системах автоматического управления

Устройство для вычисления минимального покрытия // 1815634

Изобретение относится к вычислительной технике

Устройство для вычисления минимального покрытия // 1815634

Изобретение относится к вычислительной технике

Устройство для управления обменом информацией // 1817098

Устройство сопряжения интерфейсов // 1817097

Изобретение относится к вычислительной технике и может быть использовано для подключения периферийных устройств, имеющих интерфейс типа И41, к электронным цифровым машинам (например, персональной ЭВМ ЕС1840), имеющим выходной интерфейс стык С2

Система для обмена информацией // 1815646

Изобретение относится к вычислительной технике и технике передачи данных и может быть использовано в распределительных вычислительных системах и сетях передачи данных кольцевой структуры

Многоканальное устройство для обмена данными между модулями вычислительной системы // 1810891

Изобретение относится к вычислительной технике и может быть использовано при построении многопроцессорных и многомашинных вычислительных систем с использованием общей памяти

Устройство для передачи информации между процессорами в многопроцессорной вычислительной системе // 1810890

Изобретение относится к вычислительной технике и может быть использовано в телефонии в распределенной микропроцессорной системе управления узла коммутации

Многоканальное устройство приоритета // 1809442

Изобретение относится к вычислительной технике и может быть использовано при построении многомашинных вычислительных систем для разрешения конфликтов при доступе к общему ресурсу

Устройство для обмена информацией // 1807494

Изобретение относится к вычислительной технике, в частности к устройствам, обеспечивающим обмен информацией (данными ) между ЭВМ и пользователем, а также между различными ЭВМ в сетях передачи данных кольцевой структуры

Система обмена данными в вычислительной сети // 1807493

Изобретение относится к области вычислительной техники и может быть использовано в локальных вычислительных сетях в качестве системы обмена данными между локальными станциями сети и системами (процессорами) высшего уровня каждой локальной станции, Цель изобретения - повышение оперативности обмена информацией

Устройство вывода информации // 1807492

Устройство управления доступом к локальному каналу микропроцессора // 1807491

Изобретение относится к вычислительной технике и может быть использовано для управления доступом к локальному каналу микропроцессора абонента, процедура захвата (освобождения) .канала передачи у которого отличается от соответствующей процедуры микропроцессора

Устройство для сопряжения абонентов с общей магистралью // 2101758

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах с общей магистралью, в многомашинных системах управления связью