Компаратор фаз

 

Изобретение мохет быть использовано в импульсной технике в качестве определителя временных соотношен ;: параметров двух импульсных последоеэтспькостей. Сущность изобретения, устройство содержит четыре транзистора, пять резисторов, одну общую, дое .-иодн - з и сдну выходною шины. 2 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ОО М оь бд

С> э,.

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4901522/21 (22) 10.01.91 (46) 07.07.93. Бюл. М 25 (75) В.И.Турченков (56) Авторское свидетельство СССР

М 1492449, кл. Н 02 К 5/26, Н 03 D 13/00, 1988. (54) КОМПАРАТОР ФАЗ

Изобретение относится к импульсной технике и предназначено для формирования выходного сигнала в момент превышения параметром входного сигнала заданного уровня.

Цель изобретения — расширение области использования за счет формирования выходного импульса, длительность которого равна временной разности появления входного и опорного импульсов.

Изобретение поясняется чертежами, на которых показаны транзисторы 1-4, резисторы 5-9, общая шина 10, входные шины 11 и 12, выходная шина 13, соединенная с коллекторам транзистора 4, база которого соединена с коллектором транзистора 3 и через резистор

9 с общей шиной 10 и с эмитгерам транзистора 2, база которого через резистор 5 соединена с входной шиной 11, а через резистор 6 с коллектором транзистора 1, коллектор транзистора 2 через резистор 7 соединен с базой транзистора 4, а через резистор 8 с базой транзистора 3, эми1тер которого соединен с эмиттером транзистора 4, с эмиттерам транзистора 1 и входной шиной 12 и с эмиттером транзистора 4.

В отсутствие импульсов на входных шинах 12 и 11 все детали кампаратара обесточены и энергии не потребляют, „„ Ы „„18261 3О, .1 (я>я Н 03 К 5/26, Н 03 0 13/00 (57) Изобретение мажет бы1ь ":спальзавано в импульсной технике в качестве определителя временных соотношений параметров двух импул ьсн ы х последовательностей.

Сущность изабре-екия: устройства содержит четыре транзистора, пять резисторов, одну общую, д«е «:: адкь. е и адку выхадкуа шины 2 ил

В момент аре," ;е;ш .:, Перв,-;;м приходит импульс на m

В момент времени и фарм} руется передний фронт импульса U»» B шину 11 oðoисходит насыщение транзисторов 1, 2 и 3 сооТВеТсТВеННо таками резисторов 5, 7. 8 и

6, Напряжение коллектора транзистора 3 надежно запирается транзисторам 4 и на выходной шине 13 формируется задний

ФРОНТ ВЫХаДНаГа ИМПУЛЬСа У ух, КоМоВрВТор возвращается в исходное состояние после момента времени тз когда на его входных шинах не будет напряжений.

Если же входной импульс пришел первым HB шику 11, То вследствие насыщения транзисторов "-, 3 и 2 выходкой импульс сформироваться не смажет после поступления импульса на ширину 12 1. »2 даже после окончачия импульса О» из зя удержания транзистора 2 в насыщенном состоянии таком резистора 6.

Таким образом, рассмотренный кампаратор формирует на своем B =!xoпе только тогда выходные импульсы, когда передний фронт импульсов !!а ьтараи входной

Составитель В,Тумченков

Техред M.MîðãåHTàë Корректор ЛЯивринц

Редактор ь

Заказ 2322 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва Ж-35 Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул.Гагарина, 101 шине пришел ранее переднего фронта импульса HB первОЙ Входной шине, причем длительность этих импульсов равна времени между передними фронтами Входных импульсов, и данный компаратор не требует для своей работы источника напряжения, что его }ill рощает и делает более надежным.

Формула изобретения

Компаратор фаз, содержащий первый транзистор, база которого через первый резистор соединена с первОЙ ВходнОЙ шиной, и второй транзистор, база которого соединена с первым выводом второго реэистОра, коллектор соединен с ВыхОднОЙ шиной, о тл и ч а ю шийся тем„что, с целью расширения области использования за счет формирования выходного импульса длительность которого равна временной разности появления входного и опорного импульсов, в него введены третий, четвертый и пятый резисторы и третий и четвертый транзисторы, коллектор первого из которых через третий резистор соединен с базой первого транзистора, эмиттер которого соединен с вторым выводом второго резистора и с общей шиной, коллектор через четвертый резистор — с базой третьего транзистора и через пятый транзистор — с базой четвертого транзистора, эмиттер которого соединен с эмиггером третьего транзистора, с второй входной шиной и с эмиттером второго транзистора, база которого соединена с коллектором четвертого транзистора,