Устройство для сопряжения

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для сопряжения разноскоростных устройств обработки и передачи данных при одновременном поступлении синхроимпульсов записи и считывания. Устройство содержит счетчики, коммутаторы, буферную память, элементы НЕ, два комбинационных сумматора, два элемента ИЛИ- НЕ. элемент И, блоки .совпадения кодов, регистр (управления буферной памятью) и элемент ИЛИ. Работа устройства состоит в организации обмена информацией между источником и приемником, при этом изменение размерности буферной памяти дает возможность управлять скоростью передани информации от источника к приемнику, когда запись информации происходит быстрее считывания. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 13/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

t с (К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4871020/24 (22) 02.07.90 (46)23,08.93. Бюл. N 31 (72) А.И.Багрич и В.М.Цыганков (56) Авторское свидетельство СССР

hh 881722, кл. G 06 F 13/00, 1981, Авторское свидетельство СССР

hh 1259275, кл. G 06 F 13/00, 1985. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано для сопряжения разноскоростных устройств обработки и передачи данных при одновременном поступлении

Изобретение относится к области автоматики и вычислительной техники, может быть использовано для сопряжения разноскоростных устройств обработки и передачи данных при одновременном поступлении сигналов записи и считывания, Цель изобретения — расширение функциональных возможностей устройства за счет управления размерностью буферной памяти, используемой при обмене информацией, что позволяет влиять на скорость обмена информацией.

На чертеже представлена схема устройства.

Устройство содержит источник 1 и приемник 2 информации, коммутаторы ввода 3 и вывода 4 информации, регистры 5 буферной памяти 6, счетчики 7 записи и 8 считывания, блоки совпадения кодов 9 и 10, „„5U„, 1835546 А1 синхроимпульсов записи и считывания. Устройство содержит счетчики, коммутаторы, буферную память, элементы НЕ, два комбинационных сумматора, два элемента ИЛИНЕ. элемент И, блоки, совпадения кодов, регистр (управления буферной памятью) и элемент ИЛИ. Работа устройства состоит в органиэации обмена информацией между источником и приемником, при этом изменение размерности буферной памяти дает возможность управлять скоростью передани информации ат источника к приемнику, когда запись информации происходит быс трее считывания. 1 ил. регистр 11, группу элементов НЕ 12, комбинационные сумматоры 13 и 16, элементы

ИЛИ-HE 14 и 17, элемент И 15, элемент

ИЛИ 18, вход 19 приемника 2 и вход 20 источника 1.

Устройство работает следующим образом.

Перед процессом передачи информации источник 1 посылает сигнал "Запрос на прием" на вход19 приемника 2, который при готовности к работе выдает на вход 20 источника 1 сигнал "Готов к приему". После этого источник 1 информации, исходя из данных о требуемом при обмене информа1 цией объеме буферной памяти, через вход настройки устройства заносит в регистр 11 код, соответствующий числу регистров 5, задействуемых при обмене. При этом первоначально на первый синхронизирующий

1835546

4 вход устройства выдается синхроимпульс записи, который поступает на тактовый вход счетчика 7, В счетчике 7 записи формируется адресный код, поступающий на адресные входы коммутатора 3 ввода информации. который подключает информационный вход устройства к соответствующему регистру 5 буферной памяти 6.

Источник; 1 выдает информацию в очередной регистр 5. При выдаче очередного синхроимпульса в случае совпадения кодов в счетчике 7 записи и регистре 11 срабатывает первый блок 9 совпадения кодов, сигнал с которого обнуляет счетчик 7 записи. Очередной информационный код записывается в нуЛевой регистр 5 буферной памяти 6, что ограничивает число используемых при.обмене информацией регистров.

При наличии информации в буферной памяти 6 на второй синхронизирующий вход. устройства выдается синхроимпульс считывания, который поступает на тактовый вход счетчика 8, В счетчике 8 считывания формируется адресный код. поступающий на адресные входы коммутатора 4 вывода

° информации, который подключает соответствующий регистр 5 буферной памяти 6 к информационному выходу устройства. Приемник 2 принимает информацию иэ очередного регистра 5. При выдаче очередного синхроимпульса в случае совпадения кодов в счетчике 8 считывания и регистре 11 срабатывает второй блок 10 совпадения кодов, сигнал с которого обнуляет счетчик 8 считывания. Очередной информационный код считывается иэ нулевого регистра 5 буферной памяти 6, что ограничивает число.используемых при обмене информацией регистров, Поскольку запись и считывание инфорМации s буферную память происходит с различной скоростью, необходимо фиксировать моменты полного считывания информации или полного заполнения буферной памяти.

Для определения этих моментов адресные коды со счетчика 7 записи через инверторы

12 и со счетчика 8 считывания подаются на входы комбинационного сумматора 13. На выходах сумматора 13 формируется код, отражающий количество регистров 5 буферной памяти 6, хранящих несчитанную информацию.

В случае, когда считывание информации происходит быстрее записи, момент полного считывания информации из буферной памяти. определяется единичным кодом на выходе сумматора 13. Этот код формирует нэ выходе элемента И 15 сигнал блокировки чтения, который передается в приемник информации 2. Сигнал будет.со50

55 входом которого является тактовый вход счетчика записи, а его выходы соединены с адресными входами коммутатора ввода информации и входами элементов НЕ, выходы которых соединены со входами первого слагаемого первого комбинационного сумматора, вторым синхрониэирующим входом устройства является тактовый вход счетчика считывания, а его выходы соединены с адресными входами коммутаторэ вывода информации и входами второго слагаемого храняться до тех пор, пока информация не будет записана хотя бы в один регистр.

В случае, когда запись информации происходит быстрее считывания, момент полного заполнения буферной памяти определяется двумя способами. Во-первых, при этом возможна ситуация, что адресный код на счетчике 7 записи на единицу меньше адресного кода на счетчике 8 считывания.

10 Это состояние соответствует нулевому коду на выходе сумматора 13. Данный код формирует на выходе nepsoro элемента ИЛИНЕ 14 сигнал блокировки записи, который передается через элемент ИЛИ 18 в источ15 ник информации 1. Сигнал будет сохраняться до тех пор, пока информация не будет считана еще хотя бы иэ одного регистра 5.

Во-вторых,в связи с произвольным числом используемых в передаче регистров 5 в бу20 ферной памяти 6 возможна ситуация, когда адресный код на счетчике записи 7 соответствует максимальному номеру используемого в буферной памяти 6 регистра 5, а адресный код на счетчике считывания 8 ну25 левой. Это состояние счетчиков соответствует нулевому коду на выходе второго комбинационного сумматора 16, поскольку на его входы первого слагаемого подается инверсный адресный код счетчика 7 записи, 30 а нэ входы второго слагаемого код с регистра 11. Данный код формирует на выходе второго элемента ИЛИ вЂ” НЕ 17 сигнал блокировки записи, который передается через элемент ИЛИ 18 в источник 1.

35 Формула изобретения

Устройство для сопряжения, содержащее буферную память, счетчики записи и считывания, коммутаторы ввода и вывода информации, группу элементов НЕ, первый

40 комбинационный сумматор, первый элемент ИЛИ вЂ” НЕ и элемент И, причем информационный вход коммутатора ввода информации является информационным входом устройства, а выходы соединены с

45 входами буферной памяти, выходы которой соединены с информационными входами коммутатора вывода информации, выход которого является информационным выходом устройства, первым синхронизирующим

1835546 первого комбинационного сумматора, BM ходы которого соединены с входами первого элемента ИЛИ-НЕ и элемента И, выход которого является выходом готовности считывания устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства. в него введены регистр, первый и второй блоки совпадения кодов, второй комбинационный сумматор, второй элемент ИЛИ-НЕ и элемент ИЛИ, причем вход настройки устройства соединен с группой входов регистров, выход которого соединен с первыми группами входов йервого и второгс блоков совпадения кодов и входами первого слагаемого второго комбинационного сумматора, входы второго слагаемого которого соединены

1 с выходами первого комбинационного сумматора, выходы второго комбинационного сумматора соединены с входами второго элемента ИЛИ-НЕ, выход которого

5 соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента ИЛИ-Н Е, вь. ход элемента ИЛИ является выходом готовности записи устройства, выходы счетчика записи

t0 соединены с второй группой входов первого блока совпадения кодов, выход которого соединен с входом сброса счетчика записи, выходы счетчика считывания соединены со второй группой входов второго

15 блока совпадения кодов, выход которого соединен с входом сброса счетчика считывания.