Устройство сопряжения источника и приемника информации

 

Изобретение относится к вычислительной технике для обмена информацией между источником и приемником кадрами переменной длины. Целью изобретения является расширение функциональных возможностей за счет обеспечения независимости частоты передачи сообщений источником от частоты опроса приемника и упрощение устройства. Это достигается тем, что устройство содержит блок памяти, мультиплексор, два счетчика, три триггера, элемент ИЛИ с соответствующими связями. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 13/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4905444/24 (22) 25.01,91 (46) 30.06.93. Бюл. М 24 (71) Научно-исследовательский институт asтоматики (72) Б.Д.Вилесов и С,И.Рымина (56) Авторское свидетельство СССР

N. 1236491, кл. G 06 F 13/00, 1984.

Авторское свидетельство СССР

f4 1571596, кл. G 06 F 13/00, 1988. (54) УСТРОЙСТВО СОПРЯЖЕНИЯ ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ

Изобретение относится к вычислительной технике и может быть использовано в устройствах обмена систем обработки данных с промежуточным хранением информации.

Целью изобретения является расширение функциональных воэможностей устройства за счет обеспечения независимости частоты передачи сообщений передатчиком от частоты опроса приемника и упрощение устройства при обмене кадрами переменной длины.

На чертеже представлена функциональная схема устройства.

Устройство сопряжения источника и приемника информации содержит блок памяти 1, информационный вход 2 и выход 3 которого являются соответственно информационным входом и выходом устройства, адресные входы соединены с мультиплексором 4, а управляющие входы записи/чтения соединены соответственно со счетным Входом счетчика 5 и управляющим входом 6

БЫ, „1824639 А1 (57) Изобретение относится к вычислительной технике для обмена информацией между источником и приемником кадрами переменной длины. Целью изобретения является расширение функциональных возможностей за счет обеспечения независимости частоты передачи сообщений источником от частоты опроса приемника и упрощение устройства. Это достигается тем, что устройство содержит блок памяти, мультиплексор, два счетчика, три триггера, элемент ИЛИ с соответствующими связями.

1 ил. устройства, который соединен со счетным входом счетчика 7, вход обнуления которого является управляющим входом 8 устройства и соединен со входом сброса триггера 9, выход 10 которого является управляющим выходом устройства, а вход соединен со входом триггера 11 и выходом триггера 12, первый вход которого является управляющим входом 13 устройства, а второй вход— управляющий вход 14 устройства и соединен со входом схемы ИЛИ 15.

Устройство работает следующим образом.

Перед началом сигналом по входу 8 установки счетчики 5 и 7, триггеры 9, 12 устанавливаются в нулевое состояние. При выполнении операции записи записываемые данные поступают на вход 2 в сопровождении сигнала на входе 14 управления, Сигнал на входе 14 управления через схему

ИЛИ 15, воздействуя на вход управления мультиплексора 4 и вход разрешения записи блока 1 памяти, обеспечивает запись дан1824639 ных, находящихся на входе 2, в блок 1 памяти по адресу. сформированному на счетчике

5. Задним фронтом сигнала на входе 14 модифицируется содержимое счетчика 5 (добавляется 1), Старший разряд адреса записи в блок 1 памяти задается через мультиплексор 4 выходным сигналом триггера

11, который определяет зону записи/считывания блока 1 памяти (нулевая или первая), Запись последующих информационных посылок кадра выполняется устройством аналогично, По окончании массива записи на вход 13 поступает сигнал, который на триггере 12 формирует сигнал конца записи.

Этот сигнал поступает на специально выделенный для его записи информационный разряд блока 1 памяти и записывается по управляющему сигналу входа 13, поступающему в блок 1 памяти через схему ИЛИ 15.

Обнуление сигнала конца записи триггера l2 происходит первым сигналом управления на входе 14 массива записи следующего измерительного цикла. При этом триггер 11. определяющий зону записи/считывания блока 1 памяти. изменяет свое состояние на противоположное. Одновременно с процессом записи информации в нулевую зону блока 1 памяти приемник информации направляет запросы за данными по входу 6, которые, поступая на вход разрешения чтения блока 1 памяти, подключают к информационным выходам 3 устройства данные, считанные из первой зоны блока 1 памяти по адресу, сформированному на счетчике 7.

Старший разряд адреса считывания из блока 1 памяти задается через мультиплексор 4 выходным сигналом инверсного выхода триггера 11, т.е. считывание информации происходит из блока 1 памяти, записанной в предыдущем измерительном цикле. Задним фронтом сигнала по входу 6 модифицируется содержимое счетчика 7, т.е. к его содержимому добавляется единица. Чтение последующих информационных посылок текущего кадра измерения из блока 1 памяти производится аналогично до тех пор, пока на выходе блока 1 памяти не появится разряд, записанный по концу массива записи управляющим сигналом на входе 13 — последнее слово массива записи. По последнему слову триггер 9 формирует на выходе

10 управления высокий уровень сигнала, Это будет свидетельствовать о том, что все данные текущего кадра считаны иэ блока 1 памяти. После этого при переключении триггера 11 в состояние, противоположное

55 текущему циклу измерений из блока памяти

1 будет считываться информация следующего цикла.

Формула изобретения

Устройство сопряжения источника и приемника информации, содержащее мультиплексор, первый и второй счетчики, первый триггер, элемент ИЛИ, блок памяти, информационный вход и выход которого являются соответственно входом и выходом устройства для подключения к информационному выходу источника и входу приемника информации, вход разрешения записи блока памяти соединен со счетным входом первого счетчика и управляющим входом мультиплексора, а вход разрешения чтения является входом устройства для подключения к выходу синхронизации приемника информации и соединен со счетным входом второго счетчика, а адресные входы соединены с выходом мультиплексора, первая и вторая группы входов данных которого соединены соответственно с выходами первого и второго счетчиков, входы обнуления которых являются входом установки устройства, соединены между собой и с входом обнуления первого триггера, выход которого является управляющим выходом устройства, а первый вход управления устройства соединен с первым входом элемента ИЛИ, о т л ич а ю щ е е с я тем. что, с целью расширения функциональных возможностей устройства за счет обеспечения независимости частоты поступления информации на вход устройства от частоты опроса при обмене кадрами переменной длины и упрощения устройства. в него введены второй и третий триггеры, причем прямой и инверсный выходы третьего триггера соединены с соответствующими входами первой и второй групп входов данных мультиплексора соответственно, вход синхронизации третьего триггера соединен с входом синхронизации первого триггера, с одним разрядом информационного блока памяти и с выходом второго триггера, первый вход сброса которого соединен с входом установки устройства, второй вход сброса — с первым входом элемента ИЛИ, а установочный вход — с вторым входом управления устройства и вторым входом элемента ИЛИ, выход которого соединен с входом разрешения записи блока памяти, один разряд информационного выхода которого соединен с установочным входом первого триггера.

i824639

Составитель Б. Вилесов

Редактор С. Кулакова Техред М.Моргентал Корректор М, Петрова

Заказ 2226 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101