Устройство для обработки данных

 

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих мультипроцессорных вычислительных систем. Целью изобретения является повышение быстродействия. Устройство содержит вычислительный узел 1, регистр состояния 2, узел связи с каналом 3, узел локальной памяти 4, регистр адреса 5, мультиплексор б, локальную управляющую магистраль 7, локальную информационную магистраль 8. 2 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 06 F 15/60

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4847776/24 (22) 09.07,90 (46) 23,08,93. Бюл. ¹ 31 (71) Киевский политехнический институт им.

50-летия Великой Октябрьской социалистической революции (72) В.В. Васильев, В.И. Жабин, В.И. Савченко, К.Г. Сэмофалов, Г.В, Гончаренко и

В.В. Ткаченко (56) Авторское свидетельство СССР № 734698, кл. G 06 F 15/16, 1986.

Патент Японии № 59-13785, . кл. G 06 F 15/16, опублик. 1984.

„„ЯЯ„„1835551 А1 (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ДАННЫХ (57) Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих мультипроцессорных вычислительных систем, Целью изобретения является повышение быстродействия. Устройство содержит вычислительный узел 1, регистр состояния 2, узел связи с каналом 3, узел локальной памяти 4, регистр адреса 5,мультиплексор 6, локальную управляющую магистраль 7, локальную информационную магистраль 8. 2 ил., 1 табл.

1835551

10

15 собой следующим образом. Информацион-, ные входы-выходы вычислительного узла 20

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих мультипроцессорных вычислительных систем.

Цель изобретения — повышение быстродействия мультипроцессорных вычислительных систем, На фиг.1 приведена схема предлагаемого устройства; на фиг.2 — пример формата регистра состояния.

Устройство содержит вычислительный узел 1, регистр состояния 2, узел связи с каналом 3, узел локальной памяти 4, регистр адреса 5, мультиплексор б, локальную управляющую магистраль 7, локальную информационную магистраль 8.

Элементы устройства связаны между соответственно через локальные информационные магистрали подключены к информационным входам-выходам первой группы узла связи с каналом и к информационным входам-выходам первой группы регистра состояния. Выходы группы вычислительного узла через локальную управляющую магистраль подключены соответственно к первому управляющему входу регистра состояния и к первому управляющему входу устройства связи с каналом, информационные входы-выходы второй группы которого подключены соответственно к информационным входам-выходам узла локальной памяти, управляющими входами подключенного к выходам узла связи с каналом. Информационные входы-выходы вычислительного узла соответственно через локальные информационные магистрали подключены к информационным входам регистра адреса, к информационным входамвыходам первой группы узла связи с каналом. Первый вход вычислительного узла через локальную управляющую магистраль подключен к входу записи(считывания) регистра адреса, выходы которого подключены соответственно к управляющим входам мультиплексора, выходом подключенного к второму управляющему входу узла связи с каналом. Информационные входы-выходы третьей группы узла связи с каналом подключены соответственно к информационным входам-выходам первой группы устройства. информационные входы-выходы второй группы которого подключены соответственно к информационным входам-выходам второй группы регистра состояния, выходами подключенного соответственно к информационным входам мультиплексора, 35

Выход последнего подключен к информационному выходу устройства. Второй выход вычислительного узла через локальную управляющую магистраль подключен к входу синхронизации регистра адреса и мультиплексора.

Работа устройства может быть рассмотрена на примере вычислительной системы, состоящей из нескольких устройств для обработки данных, подключенных к одной системной общей шине. Вычислительный узел

1 одного из устройств для обработки данных, выбранного в качестве управляющего, загружает необходимые программы и данные в узлы локальной памяти и системную память подчиненных вычислительных у лов. После этого управляющий вычислительный узел 1 устанавливает в регистрах состояния 2 разряд доступа к системной шине необходимым образом (для решения текущей задачи). Каждый подчиненный вычислительный узел опрашивает свой разряд

"Пуск" регистра состояния 2, когда он установится управляющим вычислительным узлом в "1", подчиненный вычислительный узел начинает выполнять свою программу.

В процессе работы и в процессе следующей подготовительной стадии обмен информации между различными устройствами обработки данных мультипроцессорной вычислительной системы значительно сокращается, так как для передачи необходимой информации достаточно перераспределить память путем записи другого управляющего слова в регистры состояний 2. Процесс распределения памяти выглядит следующим образом. Пусть вычислительному узлу 1 необходимо обратиться по некоторому адресу, например

10008 (О банк).

В то время, когда вычислительный узел выставит адрес на шину, значение адреса запишется в регистр адреса 5, и на мультиплексоре 6 выберется соответствующее значение управляющего разряда регистра состояния 2, полученное управляющее значение поступит на узел связи с каналом 3 и определит, какая память (локальная или системная) необходима, При применении такого метода распределения памяти границы программ и данных должны быть выравнены по границам банков памяти.

Возможный формат регистра состояния

2 показан на фиг,2 и поясняется таблицей

При установке разряда "Пуск" в "1" вычислительный узел 1 начинает выполнять свою программу. По окончании выполнения программы процессор сбрасывает разряд

"Пуск" и устанавливает разряд Тот", ос1835551

10

Наименование

Обозначение разр.

Запись/Чтение

Запись/Чтение

ПУСК

ГОТ сооа

Запись/Чтение

ОСПО ной памяти 0 банк к банк

Запись/Чтение

ОСПк тальные разряды регистра состояния 2 управляют доступом к локальной или системной памяти. Вся память, как локальная, так и системная, разбита нэ банки. Каждому банку памяти поставлен в соответствие разряд в регистре состояния 2. Если соответствующий разряд установлен в "1", зто означает, что при обращении к адресам соответствующего банка памяти будет выбран системный банк памяти; если значения разряда "0" — локальный банк памяти.

Таким образом, предлагаемое устройство для обработки данных позволяет увеличить быстродействие мультипроцессорной системы путем сокращения потерь времени на ожидание вычислительными узлами предоставления системного канала при обращении каждого из них к системной памяти за необходимой информацией.

Формула изобретения

Устройство для обработки данных, содержащее вычислительный узел, узел локальной памяти, узел связи с каналом и регистр состояния, причем информационные входы-выходы вычислительного узла соответственно через локальные информационные магистрали подключены к информационным входам-выходам первой группы узла связи с каналом и к информационным входам-выходам первой группы регистра состояния, выходы группы вычислительного узла через локальную управляющую магистраль подключены к первому управляющему входу регистра состояния и к первому управляющему входу устройства связи с каналом, информационные входы-выходы

Бит запуска процессора

Бит готовности процесБит доступа к систем20

30 второй группы которого подключены соответственно к информационным входам-выходам узла локальной памяти, управляющие входы которого подключены к выходам узла связи с каналом, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, оно содержит регистр адреса и мультиплексор, причем информационные входы-выходы вычислительного узла соответственно через локальные информационные магистрали подключены к информационным входам регистра адреса, к информационным входам-выходам первой группы регистра состояния и к информационным входам-выходам первой группы узла связи с каналом, первый выход вычислительного узла через локальную управляющую магистраль подключен к входу записи/считывания регистра адреса, выходы которого подключены соответственно к управляющим входам мультиплексора, выход которого подключен к второму управляющему входу узла связи с каналом, информационные входы-выходы третьей группы которого подключены соответственно к информационным входам-выходам первой группы устройства, информационные входы-выходы второй группы которого подключены соответственно к информационным входам-выходам регистра состояния, выходы которого подключены соответственно к информационным входам мультиплексора, выход которого подключен к информационному выходу устройства, второй выход вычислительного узла через локальную управляющую магистраль подключен к входам синхронизации регистра адреса и мультиплексора.

Доступ по локальн, и сист. каналам

1835551

1- ОСЯЯКНШЧ Я2МЯЩЬ

0-мкальнае память иг. Я

Составитель В.Васильев

Техред M.Màðãåíòàë Корректор И.Шмакова

Редактор Г.Бельская

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина. 101

Заказ 2983 Тира.ж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5