Устройство поиска шумоподобных сигналов
Изобретение относится к устройствам обнаружения, распознавания и приема сложных шумоподобных сигналов и может быть использовано для поиска сложных шумоподобных сигналов в радиолокационных, телеметрических и связных системах. Техническим результатом изобретения является уменьшение времени поиска с одновременным упрощением устройства, для чего в него дополнительно введены делитель на два, тактовый вход которого соединен с выходом счетчика импульсов, вход которого соединен с выходом первого ключа, при этом выход делителя на два соединен с управляющими входами управляемого ключа пороговых блоков и формирователя временных интервалов, со вторым входом управляемого ключа. Весь процесс поиска сигнала разделяется на три цикла: на первом цикле осуществляется быстрый просмотр области неопределенности сигнала и производится отбор трех задержек опорного сигнала, которые дают максимальный корреляционный отклик, на втором цикле осуществляется двухэтапный поиск сигнала среди отобранных задержек, на третьем цикле осуществляется двухэтапный поиск сигнала путем поочередного просмотра всех задержек сигнала. 2 ил. 
Изобретение относится к устройствам обнаружения, распознавания и приема сложных шумоподобных сигналов и может быть использовано для поиска сложных шумоподобных сигналов в радиолокационных, телеметрических и связных системах.
Известно устройство поиска широкополосных сигналов, например. В этом устройстве для уменьшения времени поиска использовано двупороговое решающее устройство. Недостатком этого устройства является большое время поиска при большом соотношении сигнал/шум.
Наиболее близким по технической сущности к предлагаемому устройству является устройство, описанное в авт. св. №978377.
Блок-схема устройства прототипа приведена на фиг.1, где обозначено:
1 - смеситель,
2 - широкополосный усилитель,
3 - демодулятор,
4 - узкополосный усилитель,
5 - детектор с фильтром низкой частоты (ФНЧ),
6 - управляемый гетеродин,
7 - дискриминатор,
8 - корректирующий усилитель,
9 - управляемый тактовый генератор,
10 - первый вентиль,
11 - первый элемент "ИЛИ",
12 - элемент задержки,
13 - второй вентиль,
14 - генератор псевдослучайной последовательности (ПСП),
15 - коммутаторные вентили,
16 - второй элемент "ИЛИ",
17 - канальные корреляторы,
18 - основной пороговый блок,
19 - дополнительный пороговый блок,
20 - формирователь временных интервалов,
21 - первый ключ,
22 - блок сканирования,
23 - блок выбора максимального сигнала,
24 - делитель частоты,
25 - второй ключ,
26 - счетчик импульсов,
27 - третий ключ,
28 - регистр сдвига,
29 - первый дополнительный элемент задержки,
30 - блок совпадения,
31 - управляемый ключ,
32 - дополнительный формирователь временных интервалов,
33 - дешифратор,
34 - второй дополнительный элемент задержки.
Устройство содержит последовательно соединенные смеситель, широкополосный усилитель, демодулятор, узкополосный усилитель, детектор с фильтром низкой частоты (ФНЧ) и управляемый гетеродин, выход которого подключен к первому входу смесителя, второй вход которого является входом устройства, а также первый элемент ИЛИ, выход которого подключен к второму входу демодулятора и через последовательно соединенные дискриминатор, корректирующий усилитель, управляемый тактовый генератор, первый вентиль и второй элемент ИЛИ - к входу генератора псевдослучайных сигналов (ПСП), выходы которого подключены к первым входам коммутаторных вентилей и опорным входам канальных корреляторов, к сигнальным входам которых, а также к второму входу дискриминатора подключен выход широкополосного усилителя, а к сбросовым входам канальных корреляторов, первому входу блока сканирования тактовому входу регистра сдвига, входу первого дополнительного элемента задержки, выходу блока совпадения и выходу второго ключа, причем выход дополнительного элемента задержки соединен с первым входом блока совладения, подключен выход первого ключа, к первому входу которого через формирователь временных интервалов подключен выход дополнительного порогового блока и вход третьего ключа, вход которого объединен с первым входом основного порогового блока и выходом блока выбора максимального сигнала, выход которого подключен к второму входу первого ключа, а выходы канальных корреляторов подключены к входам блока выбора максимального сигнала и через коммутаторные вентили к входам первого элемента ИЛИ, при этом выход управляемого тактового генератора через элемент задержки подключен к первому входу второго вентиля и непосредственно к входу делителя частоты и второму входу блока сканирования, первый выход которого подключен к второму входу управляемого гетеродина, первый выход блока сканирования подключен к первому входу управляемого ключа, второй и третий выходы которого подключены соответственно к второму входу первого вентиля и через второй вентиль к второму входу второго элемента ИЛИ, выход делителя частоты соединен с первыми входами второго ключа и счетчика импульсов, прямой выход которого подключен к вторым входам второго и третьего ключей, инверсный выход счетчика импульсов подключен к вторым входам блока совпадения, управляемого ключа и дополнительного порогового блока, выход третьего ключа соединен с входом регистра сдвига, один выход которого соединен с третьим входом блока совпадения и последовательно соединенные дополнительный формирователь временных интервалов, управляемый ключ и основной пороговый блок, другой выход регистра сдвига соединен с входом дешифратора, выход которого соединен с четвертым входом блока совпадения и через второй дополнительный элемент задержки с вторым входом счетчика импульсов.
Устройство работает следующим образом.
Приходящий сигнал через смеситель и широкополосный усилитель 2 поступает на входы канальных корреляторов 17, в которых осуществляется вычисление свертки приходящего сигнала и опорных сигналов. поступающих с выхода генератора 14 ПСП.
Блок выбора максимального сигнала 23 пропускает на входы основного порогового блока 18 и дополнительного порогового блока 19 сигнал того коррелятора, напряжение на выходе которого оказалось максимальным. В пороговых блоках принимается решение о наличии или отсутствии сигнала в анализируемой области.
Весь процесс поиска сигнала разделяется на 3 цикла: на первом цикле осуществляется быстрый просмотр области неопределенности сигнала и производится отбор тех задержек опорного сигнала, которые дают максимальный корреляционный отклик, на втором цикле осуществляется двухэтапный поиск сигнала среди отобранных задержек, на третьем цикле осуществляется двухэтапный поиск сигнала путем поочередного просмотра всех задержек сигнала.
Первый цикл поиска задается начальным состоянием счетчика импульсов 26, на прямом выходе которого устанавливается высокий потенциал. При этом открывается второй 25 и третий 27 ключ, закрываются блок совпадения 30, управляемый ключ 31 и понижается порог в дополнительном пороговом блоке 19. Импульсы с выхода делителя частоты 24 через второй ключ 25 проходят на вход блока сканирования 22, тактовый вход регистра сдвига 28, а также на сбросовые входы канальных корреляторов 17, осуществляя быстрый просмотр области неопределенности сигнала.
Выходное напряжение с блока выбора максимального сигнала 23 сравнивается с порогом в дополнительном пороговом блоке 19, если максимальное напряжение больше порога, то в регистр 28 через третий ключ 27 записывается "0" в виде низкого потенциала, если меньше - "1" в виде высокого потенциала. В течение первого цикла поиска на блок сканирования 22 проходит 
импульсов, где
N - число возможных задержек сигнала,
n - число корреляторов. После прохождения импульсов срабатывает счетчик импульсов 26, и устройство переходит к второму циклу поиска.
Второй цикл поиска определяется другим состоянием счетчика 26 (нулевой потенциал на прямом выходе), при этом закрываются второй 25 и третий 27 ключи, открываются блок совпадения 30 по второму входу и управляемый ключ 31, повышается порог в дополнительном пороговом блоке 19.
Импульс сканирования с выхода блока сканирования 22 проходит через управляемый ключ 31 на основной пороговый блок 18, который пропускает его на выход, если в анализируемой области сигнал отсутствует. Этот импульс проходит через первый ключ 21 на вход блока сканирования 22, на сбросовые входы канальных корректоров, а также на тактовый вход регистра сдвига 28 и вход первого дополнительного элемента задержки 29. При этом осуществляется продвижение информации, записанной в регистре сдвига 28. Если на втором выходе регистра сдвига при этом появляется уровень высокого потенциала "1", то следующие задержки опорного сигнала не анализируются, при этом блок совпадения 30 открыт по всем входам, поэтому когда через время задержки t3, на выходе первого дополнительного элемента задержки 29 появится импульс, он пройдет через блок совпадения 30 и осуществит продвижение информации в регистре сдвига 28 на один разряд, сброс канальных корреляторов 17 и вводится в блок сканирования 22, переводя устройство к анализу следующих задержек сигнала, а также вновь поступает в первый дополнительный элемент задержки 29.
Далее процесс повторяется до тех пор, пока на втором выходе регистра сдвига 28 не появится "0" - уровень низкого потенциала, соответствующий возможному нахождению сигнала в этой области неопределенности. При этом блок совпадения 30 закрывается по одному из входов и циркуляция импульса по цепи первый дополнительный элемент задержки 29 - блок совпадения 30 прекращается.
Устройство переходит к более длительному анализу сигнала. В канальных корреляторах 17 накапливаются корреляционные эффекты, максимальный из них проходит на выход блока выбора максимального сигнала 23 и сравнивается с высоким порогом в основном пороговом блоке 18 и с низким порогом в дополнительном пороговом блоке 19. Если на первом этапе обнаружения сигнал превысил низкий порог, то срабатывает формирователь временных интервалов 20, который закрывает первый ключ 21 на время, равное длительности второго этапа. Если к концу второго этапа сигнал превышает высокий порог в основном пороговом блоке 18, то прохождение импульсов сканирования прекращается и устройство переходит к режиму слежения и выделения информации.
Если же обнаружение сигнала на 1 или 2 этапе не происходит, то импульс сканирования с четвертого выхода блока сканирования 22, пройдя управляемый ключ 31 и первый ключ 21, входит в блок сканирования 22, а также поступает на второй вход регистра 28 и первого дополнительного элемента задержки 29 содержимое регистра сдвига 28 продвигается на 1 разряд, процесс повторяется вновь в зависимости от того, какой потенциал появляется на выходе регистра сдвига 28. Процесс поиска продолжается либо до обнаружения сигнала, либо до полного очищения регистра сдвига 28 когда во всех разрядах регистра 28 окажутся "1", при этом срабатывает дешифратор 33, и на его выходе появляется низкий потенциал, закрывающий блок совпадения 30 по одному из входов.
Устройство переходит к третьему циклу поиска, когда все элементы области неопределенности анализируются в порядке поочередного просмотра. При этом перепад потенциала на выходе дешифратора 33 поступает на вход второго дополнительного элемента задержки 34 с временем задержки t 32, которое определяет длительность третьего цикла поиска.
На третьем цикле поиска импульсы сканирования проходят с четвертого выхода блока сканирования 22 через ключ 31 на вход основного порогового блока 18. Напряжение с выхода блока выбора максимального сигнала 23 поступает на основной пороговый блок 18 и дополнительный пороговый блок 19. Импульсы сканирования поступают с периодом повторения, равным длительности 1 этапа. Если к концу 1 этапа превышен порог в дополнительном пороговом блоке 19, то срабатывает формирователь временных интервалов 20, который закрывает первый ключ 21 и удлиняет время анализа на время длительности 2 этапа. Если к концу 2 этапа будет превышен порог в основном пороговом блоке 18, то импульс сканирования не проходит через основной пороговый блок 18 и устройство переходит к режиму слежения за сигналом.
Если на 1 этапе не будет превышен порог в дополнительном пороговом блоке 19, то импульс сканирования пройдет через открытый основной пороговый блок 18 на вход блока сканирования 22 и переведет устройство к анализу следующих задержек сигнала. Если на 2 этапе не будет превышен порог в основном пороговом блоке 18, то также произойдет переход к анализу следующих задержек сигнала.
По истечении времени задержки t32, во втором дополнительном элементе задержки 34 при условии, что за это время сигнал не будет обнаружен, на выходе второго дополнительного элемента задержки 34 появится импульс, который осуществит сброс счетчика импульсов 26 и устройство вновь перейдет к начальному первому циклу поиска.
Переход к анализу другой области неопределенности на 2 и 3 циклах поиска осуществляется прохождением импульса сканирования на первый вход блока сканирования 22, при этом производится сдвиг опорных последовательностей по фазе, что осуществляется либо закрыванием первого вентиля 10, либо открыванием второго вентиля 13 на время прохождения необходимого числа импульсов тактовой частоты. Блок сканирования 22 управляет также перестройкой частоты управляемого гетеродина 6 по заданной программе перестройки.
Работа схемы автоматической подстройки частоты, состоящей из последовательно соединенных смесителя 1, широкополосного усилителя 2, демодулятора 3, узкополосного усилителя 4, детектора с ФНЧ 5 и управляемого гетеродина осуществляется обычным образом, выходной сигнал детектора с фильтром низких частот 5 подстраивает частоту управляемого гетеродина 6, которая поступает на первый вход смесителя 1.
Недостатком описанного устройства является неоптимальный алгоритм поиска при больших соотношениях сигнал/шум, что приводит к большому времени поиска и значительным аппаратурным затратам.
Цель изобретения - уменьшение времени поиска и упрощение аппаратурной реализации устройства.
Поставленная цель достигается тем, что в устройство поиска шумоподобных сигналов, содержащее последовательно соединенные смеситель, широкополосный усилитель, демодулятор, узкополосный усилитель, детектор с фильтром низкой частоты и управляемый гетеродин, выход которого соединен с первым входом смесителя, второй вход которого является входом устройства, а также первый элемент ИЛИ, выход которого подключен к второму входу демодулятора и через последовательно соединенный дискриминатор, корректирующий усилитель, управляемый тактовый генератор, первый вентиль и второй элемент ИЛИ к входу генератора псевдослучайных сигналов, выходы которого подключены к первым входам коммутаторных вентилей и опорным входам канальных корреляторов, к сигнальным входам которых, а также к второму входу дискриминатора подключен выход широкополосного усилителя, а к сбросовым входам канальных корреляторов и первому входу блока сканирования подключен выход первого ключа, выходы канальных корреляторов соединены с входами блока выбора максимального сигнала и через коммутаторные вентили с входами первого элемента ИЛИ, выход блока выбора максимального сигнала через последовательно соединенные дополнительный пороговый блок, формирователь временных интервалов соединен с первым входом первого ключа, а также через основной пороговый блок соединен со вторым входом первого ключа, при этом выход управляемого тактового генератора через элемент задержки подключен к первому входу второго вентиля и непосредственно к входу делителя частоты и второму входу блока сканирования, первый выход которого подключен к второму входу управляемого гетеродина, а второй и третий выходы блока сканирования подключены соответственно к второму входу первого вентиля и через второй вентиль к второму входу второго элемента ИЛИ, четвертый выход блока сканирования соединен с первым входом управляемого ключа, выход которого соединен с третьим входом основного порогового блока, введен делитель на два, причем тактовый вход этого делителя соединен с выходом счетчика импульсов, вход которого соединен с выходом первого ключа, выход делителя на два соединен с управляющими входами управляемого ключа, основного и дополнительного пороговых блоков и формирователя временных интервалов, кроме этого выход делителя частоты соединен со вторым входом управляемого ключа.
Блок-схема предлагаемого устройства приведена на фиг.2, где обозначено:
1 - смеситель,
2 - широкополосный усилитель,
3 - демодулятор,
4 - узкополосный усилитель,
5 - детектор с фильтром низкой частоты (ФНЧ),
6 - управляемый гетеродин,
7 - дискриминатор,
8 - корректирующий усилитель,
9 - управляемый тактовый генератор,
10 - первый вентиль,
11- первый элемент ИЛИ,
12 - элемент задержки,
13 - второй вентиль,
14 - генератор псевдослучайной последовательности (ПСП),
15 - коммутаторные вентили,
16 - второй элемент ИЛИ,
17 - канальные корреляторы,
18 - основной пороговый блок,
19 - дополнительный пороговый блок,
20 - формирователь временных интервалов,
21 - первый ключ,
22 - блок сканирования,
23 - блок выбора максимального сигнала,
24 - делитель частоты,
25 - делитель на два,
26 - счетчик импульсов,
27 - управляемый ключ.
Устройство работает следующим образом.
Приходящий сигнал через смеситель 1 и широкополосный усилитель 2 поступает на входы канальных корреляторов 17, в которых осуществляется вычисление свертки приходящего сигнала и опорных сигналов, поступающих с выхода генератора ПСП 14. Блок выбора максимального сигнала 23 пропускает на входы основного порогового блока 18 и дополнительного порогового блока 19 сигнал того коррелятора, напряжение на выходе которого оказалось максимальным. В пороговых блоках принимается решение о наличии или отсутствии сигнала в анализируемой области.
Процесс поиска сигнала разделяется на два цикла. На первом цикле ведется поиск сигнала с малым временем накопления Т1. При большом уровне сигнала он будет обнаружен в одном из корреляторов и устройство перейдет в режим слежения. Если же уровень шума будет таким, что накопления Т1 недостаточно для обнаружения сигнала, то на первом цикле будет иметь место пропуск сигнала и устройство перейдет ко второму циклу поиска, при этом время накопления увеличивается до величины Т2, которое позволяет обеспечить предельную помехоустойчивость устройства.
Первый цикл поиска задается начальным состоянием делителя на два 25, при этом на его выходе устанавливается уровень низкого потенциала, который понижает порог в основном 18 и дополнительном 19 пороговых блоках, уменьшает интервал времени в формирователе временных интервалов до 
t1, а также переводит управляемый ключ 27 в состояние, при котором на его выходе поступают импульсы с делителя частоты, период следования которых равен Т1.
Максимальная свертка входного и опорного сигналов из канальных корреляторов 17 через блок выбора максимального сигнала 23 поступает на основной 18 и дополнительный 19 пороговые блоки, при этом возможны три ситуации:
1) не превышен ни один из порогов,
2) превышен нижний порог в дополнительном пороговом блоке 19, но не превышен верхний порог в основном пороговом блоке 18,
3) превышены оба порога.
В первой ситуации импульс с делителя частоты 24 через управляемый ключ 27 пройдет через основной пороговый блок 18 и первый ключ 21, осуществит сброс канальных корреляторов 17 и поступит на первый вход блока сканирования 22, при этом производится сдвиг опорных последовательностей по фазе и устройство переходит к анализу другой области неопределенности.
Если сигнал превысит нижний порог, срабатывает формирователь временных интервалов 20 и закрывает на время t1 первый ключ 21, в течение которого происходит дополнение сигнала. Если к концу интервала t1 не будет превышен высокий порог (2-я ситуация) в основном пороговом блоке 18, то аналогично первой ситуации, импульс с делителя частоты 24 пройдет через управляемый ключ 27, основной пороговый блок 18 и первый ключ 21, сбросит канальные корреляторы 17 и поступит на первый вход блока сканирования 22, в результате устройство перейдет к анализу следующей области неопределенности.
Если же через время t1, будет превышен порог в основном пороговом блоке 18 (3-я ситуация), то импульс с делителя частоты не проходит через основной пороговый блок 18 и устройство переходит в режим слежения за сигналом.
Если за время анализа всей области неопределенности по задержке сигнал не будет обнаружен, то устройство переходит ко второму циклу поиска. Происходит это за счет того, что за время первого цикла счетчик импульсов 26 отсчитает импульсов, где
n - длина ПСП,
N - число корреляторов,
при этом на его выходе возникает импульс, который переводит делитель на два 25 в состояние с высоким уровнем потенциала, который повышает пороги в основном 18 и дополнительном 19 пороговых блоках, увеличивает интервал времени до t2 в формирователе временных интервалов, устанавливает управляемый ключ 27 в состояние, при котором на его выход проходят импульсы с блока сканирования.
Работа устройства на втором цикле не отличается от работы на первом цикле, за исключением того, что импульсы стробирования поступают на основной пороговый блок 18 через управляемый ключ 27 с блока сканирования 22 и период следования этих импульсов равен Т2 (T2>T 1), блок формирования временных интервалов 20 при превышении нижнего порога в дополнительном пороговом блоке 19 закрывает первый ключ 21 на время t2 (t2>t1) и в основном 18 и дополнительном 19 пороговых блоках повышаются пороги.
Если на втором цикле поиска сигнал не будет обнаружен, то алгоритм работы устройства возвращается на алгоритм работы первого цикла и т.д.
Работа схемы автоматической подстройки частоты, состоящей из последовательно соединенных смесителя 1, широкополосного усилителя 2, демодулятора 3, узкополосного усилителя 4, детектора с ФНЧ 5 и управляемого гетеродина 6, осуществляется так же, как и в устройстве прототипе. Выходной сигнал детектора с ФНЧ 5, подстраивает частоту управляемого гетеродина 6, которая поступает на первый вход смесителя 1. Перестройку частоты управляемого гетеродина 6 по заданной программе осуществляет блок сканирования 22.
Реализовать управление порогами в основном пороговом блоке можно, например, сформировав два порога на резисторных делителях и коммутировать их с помощью ключей.
Формирователь временных интервалов можно реализовать на счетчике с "защелкой", на тактовый вход которого через ключ подаются импульсы в зависимости от уровня потенциала на выходе делителя на два с частотой следования либо f1, либо f2 (f1>f 2).
В устройстве-прототипе при большом уровне сигнала, из-за того, что сначала просматривается вся область неопределенности по задержке и возможные задержки входного сигнала запоминаются, и только потом по ним принимается решение, время поиска равно
где Т1 - время накопления на первом цикле
N - длина ПСП
n - число корреляторов в устройстве.
В предлагаемом устройстве реализован оптимальный алгоритм поиска, заключающийся в том, что после каждого превышения нижнего порога происходит увеличение анализа для принятия окончательного решения. Так как в момент начала поиска разность фаз между ПСП приемника и ПСП передатчика может быть любой, то время поиска будет равновероятно распределено в интервале
а среднее время поиска будет
то есть в два раза меньше, чем в прототипе.
Кроме этого предлагаемое устройство значительно проще прототипа, так как введение делителя на два и изменение связей позволило исключить несколько блоков: регистр, два элемента задержки, дешифратор, схему совпадения, формирователь временных интервалов.
Формула изобретения
Устройство поиска шумоподобных сигналов, содержащее последовательно соединенные смеситель, широкополосный усилитель, демодулятор, узкополосный усилитель, детектор с фильтром низкой частоты и управляемый гетеродин, выход которого соединен с первым входом смесителя, второй вход которого является информационным входом устройства, также первый элемент ИЛИ, выход которого подключен ко второму входу демодулятора и через последовательно соединенные дискриминатор, корректирующий усилитель, управляемый тактовый генератор, первый вентиль и второй элемент ИЛИ ко входу генератора псевдослучайных сигналов, выходы которого подключены соответственно к первым входам вентилей и опорным входам канальных корреляторов, сигнальные входы которых соединены с выходом широкополосного усилителя и вторым входом дискриминатора, к сбросовым входам канальных корреляторов и первому входу блока сканирования подключен выход первого ключа, выходы канальных корреляторов соединены со входами блока выбора максимального сигнала и через вентили со входами первого элемента ИЛИ, выход блока выбора максимального сигнала через последовательно соединенные первый пороговый блок и формирователь временных интервалов соединен с первым входом первого ключа, а через второй пороговый блок соединен со вторым входом первого ключа, при этом выход управляемого тактового генератора через элемент задержки соединен с первым входом второго вентиля и непосредственно со входом делителя частоты и вторым входом блока сканирования, первый выход которого подключен ко второму входу управляемого гетеродина, а второй и третий выход блока сканирования подключены соответственно ко второму входу первого вентиля и через второй вентиль ко второму входу второго элемента ИЛИ, четвертый выход блока сканирования соединен с первым входом управляемого ключа, выход которого соединен с третьим входом второго порогового блока, отличающееся тем, что с целью уменьшения времени поиска с одновременным упрощением устройства, введен делитель на два тактовый вход которого соединен с выходом счетчика импульсов, вход которого соединен с выходом первого ключа, выход делителя на два соединен с управляющими входами управляемого ключа, пороговых блоков и формирователя временных интервалов, выход делителя частоты соединен со вторым входом управляемого ключа.
РИСУНКИ
