Устройство декодирования последовательно-параллельных модулированных сигналов
Изобретение относится к области радиотехники и связи, в частности - к устройствам детектирования последовательно-параллельных модулированных сигналов, и может быть использовано в приемных устройствах командных радиолиний управления. Технический результат - повышение помехоустойчивости предлагаемого устройства. Сущность изобретения состоит в том, что устройство декодирования последовательно-параллельных модулированных сигналов содержит блок линейного тракта 1, детектор 2, блок частотной селекции 3, демодулятор 4, первый и второй дешифраторы 5 и 6, блок ключей 7, запоминающий узел 8, дополнительно введенный блок управления 9, блок управления 10 запоминающим узлом, блок защиты паузы 11, блок обнаружения помехи 12, блок ограничения 13 длительности команд и элементы ИЛИ 14 и 15, причем в состав блока ключей 7 входят шесть ключей 16-21, в состав блока управления 10 входит элемент ИЛИ 22 и ключ 23, в состав блока управления 9 входят генератор 24, элемент ИЛИ 25 и ключ 26, в состав блока защиты паузы 11 входят генераторы 27 и 28, элемент ИЛИ 29 и элемент И 30, блок обнаружения помехи 12 выполнен в виде четырехвходового элемента ИЛИ 31, а блок ограничения 13 длительности команды состоит из генератора 32 и элемента И 33. 4 з.п. ф-лы, 1 ил. 
Изобретение относится к области радиотехники и связи, в частности, может быть использовано в приемных устройствах командных радиолиний управления.
Целью настоящего изобретения является повышение помехоустойчивости.
Устройство декодирования последовательно-параллельных модулированных сигналов содержит блок линейного тракта 1, детектор 2, блок частотной селекции 3, демодулятор 4, первый и второй дешифраторы 5 и 6, блок ключей 7, запоминающий узел 8, блок управления 9, блок управления 10 запоминающим узлом, блок защиты паузы 11, блок обнаружения помехи 12, блок ограничения 13 длительности команд и элементы ИЛИ 14 и 15, причем в состав блока ключей 7 входят шесть ключей 16-21, в состав блока управления 10 входит элемент ИЛИ 22 и ключ 23, в состав блока управления 9 входят генератор 24, элемент ИЛИ 25 и ключ 26, в состав блока защиты паузы 11 входят генераторы 27 и 28, элемент ИЛИ 29 и элемент И 30, блок обнаружения помехи 12 выполнен в виде четырехвходового элемента ИЛИ 31, а блок ограничения 13 длительности команды состоит из генератора 32 и элемента И 33.
Устройство декодирования последовательно-параллельных модулированных сигналов работает следующим образом.
В исходном состоянии на вход блока линейного тракта 1 сигнал не поступает и на выходах дешифратора 6 командный импульс отсутствует. При поступлении на вход блока линейного тракта 1 смеси сигнала и помехи, представляющей собой высокочастотные колебания, по частотной структуре не совпадающие с полезным сигналом, смесь сигнала и помехи усиливается в блоке линейного тракта 1 и поступает на вход детектора 2, который выделяет огибающие высокочастотных сигналов. Полезный сигнал, в частности, представляет собой командную посылку из модулированных сигналов, состоящую из двух последовательно поступающих бодов.
Каждый бод содержит сигналы с двумя модулирующими частотами, причем одна из модулирующих частот является общей для обоих бодов.
Кодирование командной посылки может быть осуществлено четырьмя модулирующими частотами. Таким образом, возможное число кодов из четырех частот по две равно шести для каждого бода максимальное число команд, соответствующее возможному числу кодов из шести по два, содержащих общую частоту, равно двадцати четырем.
Выделенные детектором 2 полезные сигналы модулирующих частот и помехи в виде огибающих высокочастотных колебаний поступают на вход блока частотной селекции 3, который выделяет из этой смеси полезные сигналы модулирующих частот и производит поканальное разделение сигналов каждой модулирующей частоты.
Таким образом, на двух из четырех выходах блока частотной селекции 3 появляются сигналы модулирующих частот, которые поступают на вход демодулятора 4, где они преобразуются в импульсы постоянного тока, появляющиеся на выходах демодулятора 4, соответствующих модулирующим частотам.
Импульсы с выхода демодулятора 4 поступают на соответствующие входы дешифратора 5, который формирует на одном из выходов первой группы выходов импульс, соответствующий одной из шести возможных комбинаций из четырех по два, длительность которого равна длительности бода. Импульс с выхода дешифратора 5 через элементы ИЛИ 14 и 29 и ключ 26 поступает на вторую группу входов блока ключей 7, разрешая прохождение импульса с выхода дешифратора 5 через один из ключей 16-21 на один из ключей первой группы входов запоминающего узла 8.
В то же время импульс с выхода элемента ИЛИ 14 поступает на вход генератора 27, который по заднему фронту этого импульса формирует импульс, длительность которого превышает длительность паузы между бодами на величину допустимой нестабильности генератора 27. Импульсы с выхода генератора 27 и с выхода элемента ИЛИ 14 через элемент ИЛИ 29 и ключ 23 поступают на второй вход запоминающего узла, разрешая запоминание сигнала с выхода одного из ключей 16-21 на время паузы между бодами и длительности второго бода.
Импульс с одного из выходов запоминающего узла 8 поступает на один из входов первой группы входов дешифратора 6.
При поступлении на вход блока линейного тракта 1 второго бода командной посылки импульс, сформированный на одном из выходов первой группы выходов дешифратора 5 и соответствующий одной из шести возможных комбинаций из четырех по два, поступает на один из входов первой группы входов блока ключей 7. Этот же импульс, проходя через элементы ИЛИ 14 и 29 и ключ 28, поступает на вторую группу входов блока ключей 7, разрешая прохождение импульса с выхода дешифратора 5 через один из ключей 16-21 на один из входов второй группы входов дешифратора 6, на одном из входов первой группы входов которого находится импульс с запоминающего узла 6, соответствующий информации первого бода. Дешифратор 6 формирует на одном из выходов командный импульс, соответствующий одной из двадцати четырех возможных комбинаций из шести по два, имевших общую модулирующую частоту.
Импульс второго бода с выхода элемента ИЛИ 14 поступает на второй вход элемента И 33, на первом входе которого присутствует импульс, поступивший с элемента ИЛИ 15. Импульс, сформированный на выходе элемента И 33, длительность которого равна длительности второго бода, передним фронтом запускает генератор 32, на выходе которого через время задержки, равной длительности командного импульса, формируется импульс, который проходит через элемент ИЛИ 22 и ключ 23 на второй вход запоминающего узла 8, осуществляя стирание записи. Таким образом производится ограничение длительности выходного командного импульса. Задним фронтом импульса с инверсного выхода элемента И 33 запускается генератор, который формирует импульс, по длительности равный паузе между бодами. Импульс с генератора 24 поступает через элемент ИЛИ 25 и ключ 26 на вторую группу входов блока ключей 7, запрещая прохождение сигнала с дешифратора 5 через ключи 16-21 с момента поступления паузы между командными посылками. Этот же импульс через элемент ИЛИ 22 и ключ 23 поступает на второй вход запоминающего узла 8, осуществляя сброс записи информации по окончании второго бода.
Таким образом, при поступлении по окончании второй помехи, содержащей в частотном спектре хотя бы одну из модулирующих частот командной посылки, информация с дешифратора 5 не проходит через блок ключей 7 и не запоминается запоминающим узлом 8, что предупреждает декодирование помехи в качестве ложного бода.
При поступлении аналогичной помехи во время паузы между бодами одной командной посылки импульс с выхода генератора 27 через элемент ИЛИ 25, снятый с ее инверсного выхода, и ключ 26 поступает на вторую группу входов блока ключей 7, запрещая прохождение через ключи 16-21 импульсов с первой группы выходов дешифратора 5 во время паузы между бодами. Таким образом, при поступлении во время паузы между бодами вышеописанной помехи импульс с первой группы выходов дешифратора 5 не проходит через ключи 16-21 на запоминающий узел 8, что предупреждает декодирование помехи в качестве ложного второго бода.
Импульс с выхода запоминающего узла 8 проходит через элемент ИЛИ 15 и передним фронтом запускает генератор 28, который по окончании первого бода формирует импульс, длительность которого меньше длительности паузы между бодами на величину допустимой нестабильности генератора 28. Импульс с выхода генератора 28 поступает на первый вход элемента И 30, на второй вход которого поступает сигнал с элемента ИЛИ 14. Если импульс второго бода с элемента ИЛИ 14 совпадает по времени с импульсом генератора 28, то он воспринимается как ложный, при этом сигнал с выхода элемента И 30 через элемент ИЛИ 25, снятый с ее инверсного выхода, и ключ 26 поступает на вторую группу входов блока ключей, запрещая прохождение через ключи 16-21 принятой в это время информации. В то же время сигнал с выхода элемента И 30 через элемент ИЛИ 22, снятый с ее инверсного выхода, и ключ 23 поступает на второй вход запоминающего узла 6, осуществляя стирание записи.
При одновременном наличии на выходах блока частотной селекции 3 более двух частот, вызванном присутствием помехи, дешифратор 5 формирует на второй группе выходов импульсы, соответствующие возможным комбинациям из четырех по три частоты, которые проходят через элементы ИЛИ 31 и задним фронтом запускают генератор 24. Импульсы с элемента ИЛИ 31 и генератора 24 проходят через элемент ИЛИ 25 и ключ 26 на вторую группу входов в блока ключей 7, запрещая прохождение информации с первой группы выходов дешифратора 5 через ключи 16-21. Эти же импульсы проходят через элемент ИЛИ 22 и ключ 23 на второй вход запоминающего узла, осуществляя стирание записи информации.
Таким образом, устройство декодирования надежно защищено от ложных срабатываний при воздействии помех, содержащих в частотном спектре одну или несколько модулирующих частот командной посылки, поступивших в течение паузы между командными посылками и в течение паузы между бодами одной посылки, а также при воздействии помехи в виде высокочастотных сигналов без модуляции, частота биений которых с несущей частотой командной посылки находится в полосе пропускания фильтров блока частотной селекции 3, и от помехи, присутствие которой вызывает присутствие на выходах блока частотной селекции 3 более двух частот.
Формула изобретения
1. Устройство декодирования последовательно-параллельных модулированных сигналов, содержащее последовательно соединенные блок линейного тракта, детектор, блок частотной селекции, демодулятор и первый дешифратор, последовательно соединенные блок ключей, запоминающий узел и второй дешифратор, а также блок защиты паузы, блок управления запоминающим узлом, блок обнаружения помехи, при этом выход первого дешифратора соединен с первой группой входов блока ключей, выход блока ключей соединен с другим входом второго дешифратора, выход блока управления запоминающим узлом соединен с другим входом запоминающего узла, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены блок управления, первый выход которого соединен с другой группой входов блока ключей, первый и второй элементы ИЛИ, и блок ограничения длительности команды, первый вход которого подключен к выходу второго элемента ИЛИ и первому входу блока защиты паузы, второй вход к выводу первого элемента ИЛИ и второму входу блока защиты паузы, первый выход которого соединен с первым входом блока управления запоминающим узлом и первым входом блока управления, второй выход подключен ко вторым входам блока управления запоминающим узлом и блока управления, третий вход которого соединен с третьим выходом блока защиты паузы, четвертый и пятый входы объединены и подключены к четвертому входу блока управления запоминающим узлом и входу блока обнаружения помехи, шестой вход соединен с первым выходом блока ограничения длительности команды, второй выход которого соединен с пятым входом блока управления запоминающим узлом, шестой вход которого подключен ко второму выходу блока управления, вход первого элемента ИЛИ соединен с выходом первого дешифратора, вход второго элемента ИЛИ подключен к выходу запоминающего узла.
2. Устройство по п.1, отличающееся тем, что блок управления содержит последовательно подключенные генератор, элемент ИЛИ и ключ, при этом первый и второй входы генератора, второй, третий, четвертый входы элемента ИЛИ, второй вход ключа соединены с соответствующими входами блока управления, выход ключа и генератора являются соответственно первым и вторым выходом блока управления.
3. Устройство по п.1, отличающееся тем, что блок ограничения длительности команды состоит из последовательно соединенных генератора и элемента И, при этом первый и второй входы генератора являются первым и вторым входом блока, а второй выход генератора и элемента И являются первым и вторым выходом.
4. Устройство по п.1, отличающееся тем, что блок управления запоминающим узлом состоит из последовательно соединенных элемента ИЛИ и ключа, выход которого является выходом блока, второй вход ключа соединен с первым входом блока, входы элемента ИЛИ соединены с соответствующими входами блока.
5. Устройство по п.1, отличающееся тем, что блок защиты паузы содержит последовательно соединенные первый генератор и элемент ИЛИ и последовательно подключенные второй генератор и элемент И, при этом входы первого генератора, второй вход первого элемента ИЛИ, второй вход элемента И объединены и подключены к первому входу блока, вход второго генератора соединен со вторым входом блока, выход элемента И является первым выходом, а элемента ИЛИ - вторым выходом блока защиты паузы.
РИСУНКИ
