Моделирующее устройство для решения двумерных

Авторы патента:

G06G7/48 - аналоговые вычислительные машины для специальных процессов, систем или устройств, например моделирующие устройства

G06G7/32 - для решения уравнений

ОПИСАН ИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Кл. 42m, 36

Заявлено 18.111.1966 (№ 1061292/26-24) с присоединением заявки ¹ 1061277/26-24

Приоритет

Опубликовано 14.1.1967. Бюллетень № 3

Дата опубликования описания 24.II.1967

ЧПК О 06f

УДK 681.142.001.57 (088,8) Комитет по делам иаобретеиий и открытий при Совете Министров

СССР

ВСЕС0Р.Т1Р, Р

А. Ф. Верлань и Л. В. Элланская j сI " - - -р

Институт кибернетики АН Украинской ССР

Авторы изобретения

Заявитель

МОДЕЛИРУЮЩЕЕ УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДВУМЕРНЫХ

КРАЕВЫХ ЗАДАЧ

Известны аналоговые моделирующие устройства для решения двумерных краевых задач.

Предложенное устройство содер>кит блок запоминающих конденсаторов, ключевую мат рицу, программное устройство, считывающие операционные усилители и аналоговое арифметическое устройство и отличается от известных тем, что блок запоминающих конденсаторов через управляемую от программного устройства ключевую матрицу и считывающие операционные усилители соединен с входными и выходными полюсами аналогового арифметического устройства, Такое выполнение устройства обеспечивает его быстродействие.

Схема устройства приведена на чертеже.

Устройство состоит из запоминающего устрой ства 1 на конденсаторах, ключевой матрицы

2, программного устройства > и аналогового арифметического устройства 4 со считывающими операционными усилителями (на черте>ке не показаны).

Последовательность операций следующая.

Собирают схему и задают передаточные коэффициенты звеньев аналогового арифметического устройства. На элементах запоминающего устройства устанавливают напряжения, пропорциональные известным значениям искомой функции, и фиксируют напряжения, пропорциональные начальным (нулевым) приближениям неизвестных значений искомой функции, условно разделенным на номер групп по и значений в каждой.

В программное устройство закладывают программу действия ключевой матрицы, т, е.

10 устанавливают порядок подключения полюсов запоминающего устройства к входным и выходным полюсам аналогового арифметического устройства. Схему включают в работу.

При этом происходит замыкание группы клю1s чей таким образом, что на входные полюса устройства 4 из запоминающего устройства поступают напряжения, вызывающие одновре менное появление на выходных полюсах устройства 4 напряжений, пропорциональных пер20 вому приближению для первой группы искомых значений и фиксируемых на соответствующей группе элементов устройства 1. На этом заканчивается первый шаг групповой итерации.

После этого происходит размыкание ключей, работавших на первом шаге и замыкание новой группы ключей, таких, что на входные полюса устройства 4 поступают из устройства

ЗО 1 напряжения, вызывающие на выходных по191238

Предмет изобретения

Составитель В. А. Маслов

Редактор Л. Герасимова Техред А. А. Камышникова Корректоры: Е. Д. Курдюмова и А, М. Смак

Заказ 265/3 Тираж 535 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, rrp. Серова, д. 4

Типографии, пр. Сапунова, и люсах сигналы, пропорциональные первому приближению для второй группы искомых значений, также фиксируемых в устройстве 1.

Это соответствует второму инерционному шагу.

Полный обход всех групп, т, е. и итерационных шагов, соответствует итерационному циклу, на котором получают очередное приближение для всех значений искомой функции.

Циклы повторяют до тех пор, пока изменение итерируемых величин от одного итерационного шага к другому не станет меньше наперед заданной величины.

Моделирующее устройство для решения двумерных краевых задач, содержащее блок

5 запоминающих конденсаторов, ключевую матрицу, программное устройство, считывающие операционные усилители и аналоговое арифметическое устройство, отличающееся тем, что, с целью повышения быстродействия, блок

10 запоминающих конденсаторов через управляе мую от программного устройства ключевую матрицу и считывающие операционные усилители соединен с входными и выходными полюсами аналогового арифметического устрой15 ства.