Параллельный сигнатурный анализатор

 

ь I i I l (19) RÖ (11) (51) G 11 00

Комитет Российской Федерации по патентам и товарным знакам

; «ftil783 "

SH5llHOT

К ПАТЕНТУ (21) 4887355/24 (22) 26.10.90 (46) 15.10.93 Бюл. N() 37-38 (71) Научно-исследовательский институт электромеханики (72) Новик ГХ; Сарычев КФ.; Авдеева П.Е; Быкова

НА (73) Научно-исследовательский институт электромеханики (54) ПАРАЛЛЕЛЬНЫЙ СИГНАТУРНЫЙ АНАЛИЗАТОР (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано в качестве регистрирующего блока устройств дпя входного контроля микросхем и другой контрольно-испытательной аппаратуры. Цель изобретения — упрощение устройства Устройство содержит 16

Д-триггеров. восемь девятивходовых и восемь двухвходовых сумматоров по модулю два. 3 ил.

ЬЭ

С)

С)

М«

Ф

ЬЭ

1О

2001429

Изобретение относится к вычислительной технике и автоматике и может быть использовано в качестве регистрирующего блока устройств для входного контроля микросхем и другой контрольно-испытательной зппдратуры, Известен h .íîrîâõîäîâîé сигнатурный анализатор, содержащий последовательный сигнатурный анализатор с мультиплексорогл на входе. 10

Его недостатком является пониженная. скорость приема параллельных потоков данных.

Известен также параллельный !6-входовый сигнатурный анализатор, содержащий 16 D-триггеров и 64 двухвходовых сумматоров по модулю двд (Вопросы радиоэлектроники, сер, ТПО. — 1982, — вып. 1. — С.

1 14-1 19).

l!едостатком этого устройства являсгся небольшое число параллельных входов и значительные затраты оборудования (сумматоров па модула два).

Наиболее близким к предлагаемому изобретению является параллельный сигнатурный «налиэатор, садержавгии N-разрядный регистр (где !к! — степень обрдзующего многачлег д) Ll!1Л сумматоров по л10дулга два.

Выхадьг 1Л суглма горов соединены с соответствугащими M информационными входами регистр-, входы анализатора соединены с саатве;ству,одими входами первой группы е1xодав суг, глaTароf3, N — !1Л инфо рt1ацианHых входя регистра соединены с выходами соответству о цих разрядов регистра (при N >

М), входы ь-,арой группы сумматоров, соедиIIGi1II1,Ix с l ü",.1 и 1фарглационными входами регистра, саединеflbl с выходам11 parLIclpa, соотвегсf вуIOù II111 llåнулевым элементам

I-го сcGnбцд сопровождающей г1дтрицы =Т, 40 гдв à — к1ддрат11дя лдтрицд вида д,- 0...0 д; 01 .С

T1-д-,:- 00...1 45 д„-100 ...,0 где д; --0;

1 — 1:оэффицианты абразугоьцего 1) IOf 0 глен--„ г, — IL1cла входов анализатора.

Н; прдкт ке ш.1ракое распра;трднение папугили h4икрапрацессорные 5ИС число выводов корпуса которых достигает 40, Для прием;- выходных реакций таких БИС в ре-.nüff0;4 врег1ени при Llх контроле требуется устройство регистрдци11 с числогл вхо- 55 до; до 40.

Пр 1 использовании образующего глг10га леггд (xl =- х - х + х + х " 1, который

16 В 7 4 используется ь распространенных сигнатур ых анализаторах (llernleft-Packard

l0urnal, 1977, ч. 28, М 9, Р, 2 — 8), Устройствопрототип содержит 16 О-триггеров, 16 сумматоров по модулю два, первый вход каждого из сумматоров с номером (! = 1-15) соединен с выходом О-триггера с номером!

- 1, второй вход сумматоров с номерами i =

О, 4, 7, 9 подкл1очен к выходу О-триггера с номером i = 15, выходы всех сумматоров соединены с входами данных соответствующих О-триггеров, другие входы !-ых сумматоров подключены к входам сигнатурного анализатора следующим образом:

I = 0 О = О, 16, 23, 25, 28, 30, 32, 34, 37, 39;

i = 1 D = 1, 17, 24, 26, 29, 31, 33, 35, 38;

I = 2 D = 2, 18, 25, 27. 30. 32, 34, 36, 39;

I =3 Π=3, 19,26,28,31,33,35,37; ! =4 D =4, 16,20,23,25,27 — 30,36-39;

I =- 5 D = 5, 17, 21, 24, 26, 28 — 31, 37 — 39;

i =- 6 D = 6, 18, 22, 25, 27, 29-32, 38, 39:

i =7 D =7, 16, 19,25,26,31,33,34,37:

I=8 D=-8, 17,20,26,27,32,34,35,38;

i=9 D=9,16,18,21,23,25,27,30, 32-37;

I = 10 D = 10, 17, 19, 22, 24, 26, 28, 31, 33-38;

i =11 D =11, 18,20,23,25,27,29,32, 34-39;

i = 12 D =- 12, 19, 21, 24, 26, 28, 30, 33, 35-39;

i =13 D = 13,20,22,25,27,29.31.34, 36 — 39;

i = 14 D = 14, 21, 23, 26, 28, 30, 32, 35, 37-39:

i = 15 D = 15, 22, 24, 27, 29. 31, 33, 36.

38-39.

Недостатком прототипа является большое количество сумматоров по модулго два; один 16-входовой, три 15-входовых, один

14-входовой, два 13-входовых, два 12-входоDbIx, три 11-входовых, три 10-входовых и один 9-входовой, что составляет четыре корпуса двухвходовых и 23 корпуса девятивходоиых сумматоров (всего 27 корпусов).

Цель изобретения — упрощение устройства путем уменьшения количества сумматоров по модулю два.

Поставленная цель достигается путем оптимизации проверочной Н-матрицы, зддагощей связи входов сигнатурного анализатора с входами сумматоров flO модулго два.

Изобретение иллюстрируется фиг. 1 — 3.

Проверочная Н-матрица для устройства-прототипа при числе входов сигнатурного анализатора, равногл 40, и шестнздцатиразрядном регистрЕ сдвига приведена на фиг. 1, Единицы в каждой иэ с рок Н-матрицы соответствуют номерам входов сигнатурного анализатора ОО-D39, 2001429 биты на которых суммируются перед поступлением на вход соответствующего Dтриггера ХО-Х15. Таким образом, число единиц в каждой строке Н-матрицы определяет число входов сумматора по модулю два на входе соответствующего разряда — триггера, необходимых для приема данных DQD39 сигнатурнсго анализатора. Кроме того, в сумматорах по модулю два всех разрядов, кроме нулевого, должен быть предусмотрен 10 один вход для приема информации с 0-триггера предыдущего разряда регистра сдвига, а в сумматорах на входах D-триггеров ХО,.

Х4, Х7, Х9 — также по одному входу для приема информации по цепи обратной свя- 15 зи, Для минимизации числа входов и соответственно количества оборудования сумматоров воспользуемся тем, что построенный рассматриваемый способом 20 многовходовой параллельный сигнатурный анализатор может иметь до 2 - 1 =

1б

65535 входов. В этом случае все остатки от деления х = О, 1,..., 65535) íà g (x) = x +

+ х + х + х + 1 различные, т.е. биту данных 25 на каждом входе будет соответствовать свое содержимое регистра сдвига, Для получения Н-матрицы (фиг. 2) использовались первые сорок степеней х, соответствующие входа л сигнатурного 30 анализатора. С целью уменьшения числа единиц в Н-матрице будем использовать лишь те 40 значений х, остатки от деления которых g(x) содержат по одной или по две единицы. 35

Для (х) степени 16 число остатков от деления х на 9(х), содержащих одну единицу, равно 16, а содержащих две единицы—

120, Поэтому Н-матрица, будет содержать

16 столбцов с одной единицей и 24 столбца 40 с двумя единицами, При этом не имеет значения положение единиц в столбце; главное, чтобы все столбцы Н-матрицы были различные.

Так как в наборах наиболее распростра- 45 ненных ТТЛ интегральных схем имеются девятивходовые (один сумматор в корпусе) и двухвходовые (четыре сумматора е корпусе) сумматоры по модулю два, то необходимо

Формула изобретения

ПАРАЛЛЕЛЬНЫЙ СИГНАТУРНЫЙ А11АЛЯЗАTOР, содержащий шестнадцать 0-триггеров, шестнадцать сумматоров по модулю два, 55 причем первый вход i-го сумматора, где i =

2...16, соединен с выходом (i — 1)-го D-триггера, первый вход первого и вторые входи пятого, восьмого, десятого суммагоров по модулю два подключены к выходу шестдля уменьшения количества оборудования столбцы Н-матрицы выбрать таким образом, чтобы максимальное число сумматоров было двухвходовых, а остальные сумматоры — дееятивходовые, Оптимальный по количеству оборудования в этом случае является Н-матрица, отвечающая следующему условию: число единиц е строке матрицы должно быть равно семи для входов Х4, Х7, Х9 регистра, либо одному или 8 для остальных входов. Матрица, в значительной степени отвечающая этому условию, приведена на фиг, 3, На фиг. 1 представлена структурная схема параллельного 40-еходового сигнатурного анализатора.

Он содержит 16 D-триггеров 1, восемь девятивходовых сумматоров и восемь двухвходовых сумматоров по модулю два. У сумматоров на входах триггеров с номерами 1, 2, 5. 8, 10 используются девять входов, два, три — восемь входов, пять — шесть входов.

Обратная связь поступает на входы D-триггеров с номерами 1, 5, 8, 10, что соответствует образующему многочлену g(x) - х +

16 и

+х + х + х + 1. Этот многочлен, неприводимый и примитивный, обеспечивает максимал ное число различных сигнатур, равное

2 — 1 -= 35535, и обеспечивает вероятность

16

2-16

Подключение входов сигнатурного анализатора к входам сумматоров соответствует Н-матрице на фиг, 2. Устройство работает следующим образом. 40-разрядный блок входных данных устанавливается на входах

D0-039 сигнатурного анализатора, После этого подается синхросигнал на синхровходы всех D-триггеров (на фигурах не показаны), который вводит данные в триггеры.

Указа 1ная последовательность действий повторяется для всех блоков входных данных, В результате в сигнатурном анализаторе будет сформировано 16-разрядное двоичное число (сигнатура). (56) Авторское свидетельство СССР

tih 830391, кл. G 06 F 11/26, 1979, Авторское свидетельство СССР

N. 1403065, кл, G 06 F 11/00. 1983 (прототип). асцатого 0-триггера выходы всех сумма торов соединены с входами данных соответствующих 0-триггеров, отличающийся тем, что, с целью упрощения анализатора, входы первого сумматора по модулю два с второго по девятый подключены к первому, семнадцатому, двадцать третьему, двадцать восьмому, с тридцать третьего по тридцать шестой входам дан2001429 матора по модулю два с второго по шестой соединены с шестым, двадцать первым, тридцать вторым, тридцать шестым, трид5 цать девятым, входами данных сигнатурного анализатора, второй вход седьмого сумматора по модулю два соединен с седьмым входом данных сигнатурного анализатора, входы восьмого сумматора по модулю два с третьего по девятый соединены соответственно с восьмым и с двадцать второго по двадцать седьмой входами данных сигнатурного анализатора, второй вход девятого сумматора по модулю два

15 подключен к девятому входу данных сигнатурного анализатора, входы десятого сумматора по модулю два с третьего по седьмой соединены с десятым и с двадцать девятого по тридцать второй входами да20 ных сигнатурного анализатора, вторые входы сумматоров по модулю два с одинадцатого по шестнадцатый соединены с одноименными входами данных сигнатурного анализатора.

ГРГ(Л®ГЯ429Ц фЯ, Ю-:Р1 51)5 РИБ И-:Л

Т-:35 Б-:.Ц 5бЯ 54,51, .М

3 юг/

II I I I I I I I

III I I I I I I I

IIII I l I I I I I

IIIII I I I I I I I

IIIIII I I I I I

IIIIII I I I I I I I

IIIIII I I I I I I I

I П I II I

II I II I I

П IIII I I I I

III IIII I I I I

IIII IIII I I I

I I I I I I I

I I I I I I I

Т I I I I I I

Х I I I I I I х I5 хО

039

Фиг. Г урного анализатора од о рого сумматора по модулю два с второго по девятый подключены к второму, восемнадцатому, двадцать четвертому. двадцать девятому, тридцать третьему, с тридцать седьмого по тридцать девятый входам данных сигнатурного анализатора, входы третьего сумматора по модулю два с второго по восьмой соединены соответственно с третьим, девятнадцатым, двадцать пятым, тридцатым, тридцать четвертым, тридцать седьмым, сороковым входами данных сигнатурного анализатора, входы четвертого сумматора по модулю два с второго по восьмой подключены к четвертому, двадцатому, двадцать шестому, тридцать первому, тридцать пятому, тридцать восьмому, сороковому входам данных сигнатурного анализатора, входы пятого сумматора по модулю два с третьего по девятый соединены с пятым, с семнадцатого по двадцать второй входами данных сигнатурного анализатора, входы шестого сум I

I

I

I

I

I

I

I

2001429

I

I

I

I

I

I

I

Х

xI5

IIIIII

ШШ

I I I I

IIIIII

I I I I

I I I I

Ш I I I

ПП I I I хО

039

Фиг. 5

Составитель Г.Новик

Техред M,Mîðãåíòàë Корректор Л.Ливринц

Редактор Н.Семенова

Заказ 3128

Тираж Подписное

НПО "Поиск" Роспатента

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комеи ат "Патент". г. Ужгород, ул.Гагарина, 101