Устройство определения сдвига фаз двух синусоидальных сигналов

 

Использование: измерительная техника, определение фазочастотных характеристик сигналов. Сущность изобретения: устройство содержит: устройство выборки и хранения, пиковый детектор, формирователь управляющих импульсов, устройство определения знака разности фаз, устройство определения синфазности, блок деления, тригонометрический преобразователь, управляемый усилитель, управляемый сумматор. 3 з. п. ф-лы, 5 ил.

Изобретение относится к области измерительной техники, в частности к устройствам измерения фазовых сдвигов синусоидальных электрических сигналов и может быть использовано при определении фазовочастотных характеристик преимущественно в инфранизкочастотном диапазоне при калибровке измерительных каналов и обработке регистрируемых сигналов.

К устройству предъявляются требования обеспечения высокой точности измерения фазовых сдвигов, допускающие изменения амплитуд сигналов в широком динамическом диапазоне.

Известно простое устройство определения сдвига фаз, содержащее перемножитель этих исследуемых сигналов и устройство, выделяющее постоянную составляющую полученного от перемножения сигналов. Величина напряжения этой постоянной составляющей пропорциональна абсолютному значению фазового сдвига.

Устройство характеризуется незначительной точностью определения, особенно, в инфранизкочастотной области из-за необходимости выделять постоянную составляющую с высокой точностью, полученную от перемножения сигналов.

Более сложные устройства позволяют повысить точность.

Известно также устройство для измерения фазового сдвига между двумя напряжениями, содержащее два ключевых детектора и общий вспомогательный гетеродин-генератор синуса с частотой, близкой к частоте в кратное число раз большей частоты измеряемых колебаний, а также преобразователи синуса в остроконечные импульсы и фильтры нижних частот, выделяющие огибающую, а измеряют фазометром разность фаз между огибающими, которая равна искомой разности фаз, умноженной на коэффициент кратности между частотой генератора и частотой исследуемого сигнала.

Такое устройство измеряют вместо искомого значения разности фаз другие значения разности фаз, при этом измеряют также и отношение частот, поэтому точность такого устройства весьма невысока.

Известно устройство для измерения фазового сдвига двух синусоидальных сигналов, содержащее модулятор, генератор несущей частоты, фильтр низкой частоты, регистратор, демодулятор, множительное устройство, которое имеет преимущество перед указанным выше, однако, оно является невысоким по точности, так как используется много промежуточных действий - модуляция, демодуляция, перемножение. Точность измерений существенно снижается при уменьшении амплитуды исследуемых сигналов.

Наиболее близким техническим решением к заявляемому по большему количеству сходных технических признаков является устройство, содержащее фильтрующие устройства, отделяющие синусоидальные сигналы от постоянной составляющей, фазосдвигающие блоки, которые сдвигают оба сигнала на угол π /2 в сторону опережения, и аналоговый запоминающий блок с устройствами выборки и хранения, который измеряет и запоминает четыре мгновенных сигнала в одно и то же время (два - после фильтра и два - после фазосдвигающих блоков), а разность фаз определяют с помощью решающего блока, который реализует математическую зависимость: ΔF= signU₁₁[arccosU₁₂/] -signU₁₂[arccosU₂₂/] .

Как видно из этого выражения, решающий блок содержит блоки деления, формирователь импульсов, функциональные преобразователи-устройства извлечения корня квадратного из суммы квадратов двух величин, тригонометрические преобразователи, сумматоры с блоками управления знаком (управляемыми усилителями).

В результате, погрешность измерения фазового сдвига по-прежнему велика особенно, в области инфранизких частот из-за наличия четырех составляющих погрешностей от измерений четырех мгновенных значений и необходимости измерений значений корня квадратного из суммы квадратов двух величин.

Целью изобретения является повышение точности определения сдвига фаз.

Цель в устройстве измерения сдвига фаз, содержащем устройство выборки и хранения, вход которого соединен с одним из входов устройства, блок деления, тригонометрический преобразователь, блок управления знаком (управляемый усилитель), формирователь управляющих импульсов, управляемый сумматор, достигается тем, что дополнительно введены пиковый детектор, устройство определения знака разности фаз двух синусоидальных сигналов, устройство определения синфазности, причем первый вход устройства соединен также с первыми входами пикового детектора, формирователя управляющих импульсов и устройства определения знака разности фаз, вторые входы двух последних соединены с другим входом устройства и с первым входом устройства определения синфазности, причем первый выход формирователя управляющих импульсов подключен к вторым (управляющим) входам устройства определения синфазности, устройства выборки и хранения, пикового детектора, выходы последних двух подключены соответственно к первому и второму входам блока деления, причем второй вход последнего подключен также и к третьему входу устройства определения синфазности, а последовательно с блоком соединены тригонометрический преобразователь, управляемый усилитель и управляемый сумматор, причем второй (управляющий) вход управляемого усилителя подключен к выходу устройства определения знака разности фаз, к второму входу управляемого сумматора подключен источник опорного напряжения, выход устройства определения синфазности соединен с третьими (управляющими) входами формирователя управляющих импульсов и управляемого сумматора, четвертый (управляющий) вход которого соединен со вторым выходом формирователя управляющих импульсов и третьим (управляющим) входом блока деления, а его выход соединен с выходом устройства: формирователь управляющих импульсов содержит первые фазовращатели и компаратор, входы которых подключены к первому входу формирователя управляющих импульсов, последовательно с первым фазовращателем соединен второй компаратор, выход которого подключен к первому входу элемента ИЛИ, а второй вход формирователя управляющих импульсов подключен к входу управляющего усилителя, последовательно с которым соединены второй фазовращатель и третий компаратор, выход которого подключен ко второму входу элемента ИЛИ, выход которого подключен к первому входу элемента И-НЕ, второй вход которого соединен с выходом первого компаратора, причем второй (управляющий) вход управляющего усилителя подключен к третьему входу формирователя управляющих импульсов, первый и второй выходы которого соединены с выходами элементов ИЛИ и И-НЕ соответственно: устройство определения синфазности содержит последовательно соединенные устройство выборки и хранения, умножитель и компаратор, причем первый вход устройства выборки и хранения соединен с первым входом устройства определения синфазности, второй вход которого подключен ко вторым (управляющим) входам устройства выборки и хранения и компаратора, второй вход умножителя соединен с третьим входом устройства определения синфазности, выход которого подключен к выходу компаратора; управляемый сумматор содержит сумматор, аналоговый ключ и управляемый усилитель, вход которого соединен с выходом сумматора, причем первый вход управляемого сумматора соединен с первым входом сумматора, второй вход которого подключен к выходу аналогового ключа, первый вход которого соединен со вторым входом управляемого сумматора, третий вход которого подключен ко вторым (управляющим) входам аналогового ключа и управляемого усилителя, третий вход которого подключен к четвертому входу управляемого сумматора, выход которого соединен с выходом управляемого усилителя.

Функциональная схема устройства представлена на фиг. 1.

Устройство определения сдвига фаз двух синусоидальных сигналов содержит: устройство 1 выборки и хранения, пиковый детектор 2, формирователь 3 управляющих импульсов, устройство 4 определения знака разности фаз, устройство 5 определения синфазности, блок деления 6, тригонометрический преобразователь 7, управляемый усилитель 8, управляемый сумматор 9.

Блоки соединены между собой следующим образом. Первый вход устройства соединен с первыми входами устройства 1 выборки и хранения, пикового детектора 2, формирователя 3 управляющих импульсов и устройства 4 определения знака разности фаз. Вторые входы двух последних блоков соединены с другим входом устройства и с первым входом устройства 5 определения синфазности. Первый выход формирователя 4 управляющих импульсов подключен ко вторым (управляющим) входам устройства 5 определения синфазности, устройства 1 выборки и хранения, пикового детектора 2, а выходы УВХ 1 и пикового детектора 2 подключены соответственно к первому и второму входам блока деления 6. Второй вход этого блока 6 подключен также и к третьему входу устройства 5 определения синфазности, а последовательно с блоком деления 6 включены тригонометрический преобразователь 7, управляемый усилитель 8 и управляемый сумматор 9. Второй (управляющий) вход управляемого усилителя 8 подключен к выходу устройства 4 определения знака разности фаз. Ко второму входу управляемого сумматора 9 подключен источник опорного напряжения. Выход устройства 5 определения синфазности соединен с третьими (управляющими) входами формирователя 4 управляющих импульсов и управляемого сумматора 9, четвертый (управляющий) вход которого соединен со вторым выходом формирователя 4 управляющих импульсов и третьим (управляющим) входом блока деления 6. Выход управляемого усилителя 9 соединен с выходом устройства.

Блок-схема формирователя 3 управляющих импульсов представлена на фиг. 2.

Формирователь 3 управляющих импульсов содержит: первый и второй фазовращатели 10 и 14 соответственно первый, второй и третий компараторы 11, 12 и 15 соответственно, управляемый усилитель 13, цифровые логические элементы: ИЛИ 16 и И-НЕ 17. При этом у первых фазовращателя 10 и компаратора 11 входы подключены к первому входу формирователя 3 управляющих импульсов. Последовательно с первым фазовращателем 10 включен второй компаратор 12, выход которого подключен к первому входу элемента ИЛИ 16. Второй вход формирователя 3 управляющих импульсов подключен к входу управляющего усилителя 13, последовательно с которым включены второй фазовращатель 14 и третий компаратор 15, выход которого подключен ко второму входу элемента ИЛИ 16. Выход этого элемента ИЛИ 16 подключен к первому входу элемента И-НЕ 17, второй вход которого соединен с выходом первого компаратора 11. Второй (управляющий) вход управляющего усилителя 13 подключен к третьему входу формирователя 3 управляющих импульсов. Первый и второй выходы формирователя 3 управляющих импульсов соединены с выходами элементов ИЛИ 16 и И-НЕ 17 соответственно.

Блок-схема устройства 5 определения синфазности представлена на фиг. 3.

Устройство 5 определения синфазности содержит последовательно соединенные устройство 18 выборки и хранения, умножитель 19 и компаратор 20. Первый вход устройства 18 выборки и хранения соединен с первым входом устройства 5 определения синфазности, второй вход которого подключен ко вторым (управляющим) входам устройства 18 выборки и хранения и компаратора 20. Второй вход умножителя 19 соединен с третьим входом устройства 5 определения синфазности, выход которого подключен к выходу компаратора 20.

Блок-схема управляемого усилителя 9 представлена на фиг. 4.

Управляемый сумматор 9 содержит сумматор 21, аналоговый ключ 22 и управляемый усилитель 23, вход которого соединен с выходом сумматора 21. Первый вход управляемого сумматора 9 соединен с первым входом сумматора 21, второй вход которого подключен к выходу аналогового ключа 22. Первый вход ключа 22 соединен со вторым входом управляемого сумматора 9, третий вход которого подключен ко вторым (управляющим) входам аналогового ключа 22 и управляемого усилителя 23. Третий вход этого управляемого усилителя 23 подключен к четвертому входу управляемого сумматора 9, выход которого соединен с выходом управляемого усилителя 23.

Временные диаграммы работы устройства представлены на фиг. 5.

Устройство работает следующим образом. Исследуемый сигнал синусоидальной формы, например U_x(t), является измерительным, а сигнал U_y(t) является опорным. Тогда входной сигнал U_g(t) поступает одновременно на первые входы устройства 1 выборки и хранения, пикового детектора 2, формирователя импульсов 3 и устройства определения знака разности фаз 4, а входной сигнал U_t(t) поступает одновременно на вторые входы формирователя 3 управляющих импульсов, устройства 4 определения знака разности фаз и первый вход устройства 5 определения синфазности.

Формирователь 3 управляющих импульсов формирует два цифровых логических выходных сигнала, один из которых U₁₆ является сигналом выборки-хранения для УВХ 1 и поступает одновременно на вторые (управляющие) входы УВХ 1, пикового детектора 2 и устройства 5 определения синфазности: другой выходной сигнал U₁₇ является блокирующим при значении логической единицы и измерительным при значении логического нуля для выходных каскадов блока деления 6 и управляемого сумматора 9. Формирование этих выходных импульсов поясняется диаграммой (см. фиг. 5), и структурной схемой (см. фиг. 2).

Входной измеряемый сигнал U_x(t) поступает одновременно на первый компаратор 11 и первый фазовращатель 10, на выходе которого получают сигнал U_x'(t), сдвинутый на 90^о относительно U_x(t), как показано на фиг. 5-1. Сигнал U_x'(t) поступает на вход второго компаратора 12, на выходе которого формируется последовательность импульсов - напряжение U₁₂ (фиг. 5-2).

Входное (опорное) напряжение U_y(t) поступает на первый вход управляемого усилителя 13, коэффициент передачи которого может принимать значение +1 или -1 в зависимости от значения логического управляющего сигнала с выхода устройства 3 определения синфазности: коэффициент передачи равен +1, когда сдвиг фаз ΔF между сигналами U_x(t) и U_y(t) имеет значения 1 Δ F₁ ≅90^о, и равен -1, когда сдвиг фаз Δ F имеет значение: 90^о<1 ΔF₁ ≅180^о. Таким образом, на выходе управляемого усилителя 13 всегда имеют напряжение U_y(t), сдвиг фаз которого относительно U_x(t) имеет значение I Δ F_I ≅90^о, как показано на фиг. 5-1. Это напряжение поступает на второй фазовращатель 14, на выходе которого формируется сигнал U_y'(t), сдвинутый на 90^о относительно U_y(t), как показано на фиг. 5-1. Напряжение U_y'(t) поступает на вход третьего компаратора 15, на выходе которого формируются цифровые сигналы U₁₅ (фиг. 5-3). Напряжения U₁₂ и U₁₅поступают на двухвходовый элемент ИЛИ 16, на выходе которого формируется сигнал U₁₆ (фиг. 5-4): логическая единица напряжения U₁₆ является сигналом "хранения", а логический ноль - "выборка" для УВХ 1.

Одновременно сигнал U₁₆ поступает на управляющий вход пикового детектора 2, который в период времени, соответствующий режиму "хранение" для УВХ 1, осуществляет режим "измерение" амплитуды, а в интервале времени "выборка" для УВХ 1, осуществляется "сброс" в пиковом детекторе 2.

Таким образом на соответствующие входы блока деления 6 в период времени "хранение" поступают напряжения U₂ с выхода пикового детектора 2, равное амплитуде сигнала U_x(t₂), и напряжение U₁ с выхода УВХ 1, равное напряжению U_x(t) в момент времени t₁, когда опорное напряжение U_y(t) достигает своего экстремума (фиг. 5-1,5-7).

Блок деления управляется импульсами напряжения U₁₇, фиг. 5-6, которые формируются на выходе элемента И-НЕ 17, на вход которого поступают сигналы напряжений U₁₆ и U₁₁ (фиг. 5-4 и 5-5). Логический ноль U₁₇ соответствует режиму "измерение" для блока деления 6 и управляемого сумматора 9, а логическая единица U₁₇ является блокирующим (стробирующим) сигналом для выходных каскадов блока деления 6 и управляемого сумматора 9, которое "закрывает" их.

Таким образом, на выходе блока деления в интервалы времени "измерение" (сигнал U₍₁₇₎ формируется сигнал U₆, соответствующий модулю отношения напряжений U_x(t₁)/U_x(t₂) (фиг. 5-8).

Напряжение U₆ поступает на тригонометрический преобразователь 7, на выходе которого формируется сигнал U₇ (фиг. 5-9) соответствующий значению arccos U₆. Напряжение U₇ поступает на блок 8 управления знака (управляемый усилитель), который имеет коэффициент передачи +1 или -1, и управляется сигналом U₄ с выхода устройства 4 определения знака разности фаз. При положительной разности фаз между U_x(t) и U_y(t) - коэффициент передачи +1, а при отрицательной разности фаз - коэффициент передачи равен минус 1.

Таким образом, на выходе управляемого усилителя 8 имеют напряжение U₈= arccos IU_x(t₁)/U_x(t₂)| при положительной разности фаз и U₈= - arccos IU_x(t₁)/U_x(t₂)| при отрицательной разности фаз. Это напряжение U₈ поступает на первый вход сумматора 21 управляемого сумматора 9, на второй вход которого поступает постоянное опорное напряжение U_оп.

Напряжение U_оп. в зависимости от конструкции блока 7 выбирается такой величины, которое соответствует удвоенному напряжению U₇, т. е. U_оп= 2U₇= 2arccos[Ux(t1)/(U_x(t₂)] при значении отношения U_x(t₁)/U_x(t₂), стремящегося к нулю. Следовательно, U_оп= 2 U₇(cos0), т. е. U_оп равно напряжению, соответствующему значению разности фаз 180^о.

Это напряжение U_оп поступает на первый вход аналогового ключа 22, с выхода которого напряжение U₂₂ поступает на второй вход сумматора 21, с выхода которого напряжение U₂₁ поступает на вход управляемого усилителя 23. Напряжение U₂₂ управляется сигналом U₅ с выхода устройства 5 определения синфазности. Напряжение U₅ формируется при сравнении знаков экстремальных значений сигналов U_x(t) и U_y(t) в моменты времени t₂ и t₁ соответственно. Для этого напряжение U_y поступает на УВХ 18, (фиг. 3), на выходе которого получают напряжение U_y(t₁) в течение времени, когда на управляющий вход 2 УВХ 18 поступает управляющий сигнал "хранение" U₁₆ с первого выхода формирователя 3 управляющих импульсов. Напряжение U_y(t₁) поступает на один вход умножителя 19, на другой вход которого поступает напряжение U_x(t₂) с выхода пикового детектора 19.

Таким образом, на выходе умножителя 19 получают напряжение U₁₉, знак которого определяется соотношением знаков U_x(t₂) и U_y(t₁). Напряжение U₁₉ поступает на компаратор 20 со стробированием по сигналу U₁₆, поступающим с выхода формирователя 3 управляющих импульсов.

Таким образом, в интервалах времени "хранение" (сигнал U₁₆) на выходе блока 5 определения синфазности получают напряжение U₅, логическая единица которого соответствует, к примеру, случаю, когда разность фаз Δ F имеет значение 1Δ F₁≅ 90^о, а логический ноль соответствует значению 90^о<1 ΔF₁ ≅180^о. Напряжение U₅ одновременно управляет ключом 22 и управляемым усилителем 23 так, что при логической единице (U₅) ключ 22 закрыт и U₂₂= 0, а коэффициент передачи управляемого усилителя 23 устанавливается равным +1; при логическом нуле (U₅) ключ 22 открывается и U₂₂= U_оп. а коэффициент передачи, равный (-1) минус единице устанавливается в управляемом усилителе 23, на выходной каскад которого поступает управляющий сигнал U₁₇, который либо блокирует управляемый усилитель 23 при U₁₇ - логическая единица, либо "открывает" его при значении U₁₇ - логический ноль, и на выходе устройства в интервалах времени, соответствующих режиму "измерение", получают напряжение, пропорциональное значению сдвига фаз между исследуемыми сигналами U_x(t) и U_y(t).

Таким образом, предлагаемое устройство реализует способ определения сдвига фаз двух синусоидальных сигналов, в соответствии с которым измеряют два мгновенных значения одного из сигналов в моменты времени : t₁, когда опорный сигнал достигает своего экстремума, и в момент времени t₂, когда измеряемый сигнал достигает своего экстремума, а значение сдвига фаз F_о определяют по формуле F_o= M(n)˙ [g+nII] . где g= arccos[IX(t₁)/X(t₂)I] , при X(t₁)| ≅| X(t₂); для случая, когда измеряемый сигнал X(t) опережает по фазе опорный сигнал: g= -arccos [IY(t₁)/Y(t₂)I] , при Y(t₁)| ≅| Y(t₂); для случая, когда измеряемый сигнал Y(t) отстает по фазе от другого сигнала, причем n= 0, М(0) = 1 - для синфазный сигналов, IF_o1 ≅π/2.

n = 1, М(1) = - -1 - для противофазных сигналов, π/2<IF1 ≅π.

Устройство определения сдвига фаз двух синусоидальных сигналов выполнен на стандартных элементах - цифровых микросхемах и операционных усилителях.

Достоинством предлагаемого устройства является то, что использование вышеизложенного способа измерения фазовых сдвигов позволяет создать устройство определения сдвига фаз двух синусоидальных сигналов, имеющего высокую точность измерений, не снижающуюся даже при инфранизкочастотных измерениях в условиях изменения динамического диапазона в широких пределах.

Анализ погрешности используемых в устройстве звеньев и блоков показывает, что суммарная погрешность составляет менее 0,1% , что является более высоким показателем по сравнению с погрешностями современных цифровых приборов для измерения фазовых сдвигов. Достоинством предлагаемого устройства является также возможность с его помощью изготавливать малогабаритную, экономичную, но прецизионную измерительную аппаратуру. (56) Кофлин Р. , Дрискол Ф. Операционные усилители и линейные интегральные схемы. М. : Мир, 1979, с. 208-209.

Авторское свидетельство СССР N 135968, G 01 R 25/00, 1961.

Авторское свидетельство СССР N 458777, G 01 R 25/00, 1975.

Авторское свидетельство СССР N 1503025, G 01 R 25/00, 1989.

Формула изобретения

1. УСТРОЙСТВО ОПРЕДЕЛЕНИЯ СДВИГА ФАЗ ДВУХ СИНУСОИДАЛЬНЫХ СИГНАЛОВ, содержащее устройство выборки и хранения, первый вход которого соединен с одним из входов устройства, блок деления, тригонометрический преобразователь, управляемый усилитель, формирователь управляющих импульсов, управляемый сумматор, отличающийся тем, что он дополнительно содержит пиковый детектор, устройство определения знака разности фаз двух синусоидальных сигналов, устройство определения синфазности, причем первый вход устройства соединен также с первыми входами пикового детектора, формирователя управляющих импульсов и устройства определения знака разности фаз, вторые входы двух последних соединены с другим входом устройства и с первым входом устройства определения синфазности, причем первый выход формирователя управляющих импульсов подключен к вторым (управляющим) входам устройства определения синфазности, устройства выборки и хранения, пикового детектора, выходы последних двух подключены соответственно к первому и второму входам блока деления, причем второй вход последнего подключен также и к третьему входу устройства определения синфазности, а с блоком деления последовательно соединены тригонометрический преобразователь, управляемый усилитель и управляемый сумматор, причем второй (управляющий) вход управляемого усилителя подключен к выходу устройства определения знака разности фаз, а к второму входу управляемого сумматора подключен источник опорного напряжения, выход устройства определения синфазности соединен с третьими (управляющими) входами формирователя управляющих импульсов и управляемого сумматора, четвертый (управляющий) вход которого соединен со вторым выходом формирователя управляющих импульсов и третьим (управляющим) входом блока деления, а выход управляемого сумматора соединен с выходом устройства.

2. Устройство по п. 1, отличающееся тем, что формирователь управляющих импульсов содержит первые фазовращатель и компаратор, входы которых подключены к первому входу формирователя управляющих импульсов, последовательно с первым фазовращателем включен второй компаратор, выход которого подключен к первому входу элемента ИЛИ, а второй вход формирователя управляющих импульсов подключен к входу управляющего усилителя, последовательно с которым соединены второй фазовращатель и третий компаратор, выход которого подключен к второму входу элемента ИЛИ, выход которого подключен к первому входу элемента И - НЕ, второй вход которого соединен с выходом первого компаратора, причем второй (управляющий) вход управляющего усилителя подключен к третьему входу формирователя управляющих импульсов, первый и второй выходы которого соединены соответственно с выходами элементов ИЛИ и И - НЕ.

3. Устройство по п. 1, отличающееся тем, что устройство определения синфазности содержит последовательно соединенные устройство выборки и хранения, умножитель и компаратор, причем первый вход устройства выборки и хранения соединен с первым входом устройства определения синфазности, второй вход которого подключен к вторым (управляющим) входам устройства выборки и хранения и компаратора, второй вход умножителя соединен с третьим входом устройства определения синфазности, выход которого подключен к выходу компаратора.

4. Устройство по п. 1, отличающееся тем, что управляемый сумматор содержит сумматор, аналоговый ключ и управляемый усилитель, вход которого соединен с выходом сумматора, причем первый вход управляемого сумматора соединен с первым входом сумматора, второй вход которого подключен к выходу аналогового ключа, первый вход которого соединен с вторым входом управляемого сумматора, третий вход которого подключен к вторым (управляющим) входам аналогового ключа и управляемого усилителя, третий вход которого подключен к четвертому входу управляемого сумматора выход которого соединен с выходом управляемого усилителя.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5