Дискриминатор частоты следования импульсов

 

Использование: в радиотехнике для дискриминации частоты следования импульсов. Сущность изобретения: дискриминатор содержит генератор 1 импульсов, счетчики 2,3, триггеры 4,5,6, элементы И 7,12,13,14, элементы ИЛИ 15,16,17, вход 18 дискриминатора, дешифраторы 8,9,10,11, выходы 19,20 дискриминатора. 1 ил.

Изобретение относится к радиотехнике и может быть использовано для дискриминации частоты следования импульсов.

Цель изобретения - повышение точности.

На чертеже представлена электрическая структурная схема дискриминатора частоты следования импульсов.

Дискриминатор частоты следования импульсов содержит генератор 1 импульсов, первый 2 и второй 3 счетчики, второй 4, первый 5 и третий 6 триггеры, четвертый 7 элемент И, первый 8, второй 9, третий 10 и одиннадцатый дешифраторы, первый 12, второй 13 и третий 14 элементы И, первый 15, второй 16 и третий элементы ИЛИ, вход 18 и первый 19 и второй 20 выходы дискриминатора.

В исходном состоянии первый 2 и второй 3 счетчики и первый 5, второй 4 и третий 6 триггеры обнулены. С подачей импульсов опорной частоты F_оп с выхода генератора 1 на вход первого счетчика 2 осуществляется их подсчет, а по существу суммирование периодов Т_опопорной частоты. Входы первого 8, второго 9 и третьего 10 дешифраторов подключены к соответствующим выходам первого счетчика 2, а входы четвертого дешифратора 11 - к соответствующим выходам второго счетчика 3. При этом задаются установки кода периода Т_в верхней частоты F_взаданной полосы пропускания (первый дешифратор 8), кода периода Тн нижней частоты заданной полосы пропускания (второй дешифратор 9), заданной длительности сигнала управления исполнительным органом (третий дешифратор 10) и заданного количества сигналов, прошедших в полосе пропускания (четвертый дешифратор 11).

Сигналы входной частоты F_вх, которые проверяются на предмет нахождения их в заданной полосе пропускания, подаются на вход 18 и далее на вход четвертого элемента И 7. Если на другом входе четвертого элемента И 7 имеет место высокий уровень, задаваемый с нулевого выхода третьего триггера 6, то сигналы F_вх проходят через четвертый элемент И 7, устанавливают первый счетчик 2 в нулевое состояние и подаются на третьи входы первого 12, второго 13 и третьего 14 элементов И.

Если в момент подачи входного сигнала F_вх результат счета периодов опорной частоты меньше периода Т_в верхней частоты полосы пропускания: Т_оп < Т_в, а на выход третьего элемента И 14 проходит сигнал и далее через третий элемент ИЛИ 17 на вход установки в "0" второго счетчика 3, то первый счетчик 2 обнуляется и подсчет импульсов F_оп начинается сначала.

Если период входной частоты Т_вх больше периода Т_в верхней частоты полосы пропускания Т_вх > _Тв, то в момент достижения равенства Т_оп = Т_в на всех входах первого элемента И 8 имеют место высокие уровни напряжения и на его выход проходит сигнал, устанавливающий второй триггер 4 в единичное состояние. При этом с прямого выхода второго триггера 4 на вход первого дешифратора 8 подается низкий уровень напряжения, запрещающий прохождение сигналов через первый дешифратор 8.

Если период входной частоты больше периода верхней частоты, но меньше периода нижней частоты Т_в < Т_вх < Т_н, т. е. выполняется условие нахождения входной частоты в пределах заданной полосы пропускания, то при подаче сигнала F_вх на вход 18 на выходе второго элемента И 13 вырабатывается сигнал. Это обусловлено тем, что на всех входах второго элемента И 13 имеют место высокие уровни сигналов - с единичного выхода второго триггера 4, с нулевого выхода первого триггера 5 и с выхода четвертого элемента И 7. Сигналы с выхода второго элемента И 13 поступают на счетный вход второго счетчика 3, где суммируются, и через первый 15 и второй 16 элементы ИЛИ - на нулевые входы первого 5 и второго 4 триггеров.

Если период входной частоты больше периода нижней частоты Т_вх > Т_н, то в момент достижения равенства T_оп = Т_н на всех входах второго дешифратора 9 имеют место высокие уровни напряжения и на его выход проходит сигнал, устанавливающий первый триггер 5 в единичное состояние. При этом с прямого выхода первого триггера 5 на четвертый вход второго дешифратора 9 подается низкий уровень напряжения, запрещающий дальнейшее прохождение сигналов на его выход. В момент подачи входного сигнала на вход 18 на выходе первого элемента И 12 в данном случае вырабатывается сигнал. Этот обусловлено тем, что на всех входах первого элемента И 12 имеют место высокие уровни сигналов - с прямого выхода второго триггера 4, с прямого выхода первого триггера 5 и с выхода четвертого элемента И 7. Сигналы с первого выхода элемента И 12 через третий элемент ИЛИ 17 поступают на вход установки в "0" второго счетчика 3, обнуляя результат счета в нем. Обнуляется также результат счета в первом счетчике 2 и процесс счета начинается сначала. Сигналы с выхода второго элемента И 13, характеризующие нахождение входного сигнала в заданной полосе пропускания, поступают на счетный вход второго счетчика 3, где суммируются. При достижении суммой данных сигналов заданного значения на всех входах четвертого дешифратора 11 имеют место высокие уровни напряжения и на его выход проходит сигнал, устанавливающий третий триггер 6 в единичное состояние. При этом на его прямом выходе появляется высокий уровень сигнала, который подается на четвертый вход третьего дешифратора 10 и на первый выход 19 и характеризует выходной сигнал, управляющий исполнительным органом. С инверсного выхода третьего триггера 6 в данном случае низкий уровень напряжения подается на вход четвертого элемента И 7, запрещая прохождение входных сигналов с входа 18 на выход четвертого элемента И 7.

Для задания длительности выходного сигнала, подаваемого на первый выход 19, используется третий дешифратор 10, входы которых подключены к соответствующим выходам первого счетчика 2. В момент выработки переднего фронта выходного сигнала первый счетчик 2 обнулен и в нем начинает осуществляться повторный счет. В момент достижения заданного кода длительности на всех входах третьего дешифратора 10 имеют место высокие уровни напряжения и на его выход проходит сигнал, который устанавливает третий триггер 6 в нулевое состояние и через третий элемент ИЛИ 7 обнуляет второй счетчик 3. При этом формируется задний фронт выходного сигнала на первом выходе 19, запирается третий дешифратор 10, отпирается четвертый элемент И 7 и процесс повторяется сначала. (56) Авторское свидетельство СССР N 1352621, кл. H 03 H 17/00, 1985.

Формула изобретения

ДИСКРИМИНАТОР ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий первый, второй и третий триггеры и первый, второй, третий и четвертый элементы И, при этом прямые выходы первого и второго триггеров соединены с первыми входами соответственно первого и второго элементов И, отличающийся тем, что, с целью повышения точности, введены первый и второй счетчики импульсов, генератор импульсов, выход которого соединен со счетным входом первого счетчика импульсов, первый, второй и третий дешифраторы, входы которых соединены с соответствующими выходами первого счетчика импульсов, четвертый дешифратор, входы которого соединены с выходами второго счетчика импульсов, а выход - с S-входом третьего триггера, прямой выход которого соединен с входом третьего дешифратора, а также первый, второй и третий элементы ИЛИ, при этом первый и второй входы третьего элемента ИЛИ соединены с выходами соответственно первого и третьего элементов И, третий вход соединен с выходом третьего триггера, а выход - с первыми входами первого и второго элементов ИЛИ и с входом установки в "0" второго счетчика импульсов, выход второго элемента И соединен с вторыми входами первого и второго элементов ИЛИ, выход которого соединен с R-входом второго триггера, инверсный выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с вторыми входами первого и второго элементов И, с входом установки в "0" второго счетчика импульсов и с выходом четвертого элемента И, первый вход которого соединен с инверсным выходом третьего триггера, а второй вход является входом дискриминатора частоты импульсов, третий вход первого элемента И соединен с прямым выходом первого триггера, S-вход которого соединен с выходом первого дешифратора, R-вход соединен с выходом первого элемента ИЛИ, а инверсный выход - с третьим входом третьего элемента И и с входом первого дешифратора, инверсный выход второго триггера соединен с третьим входом второго элемента И и с входом второго дешифратора.

РИСУНКИ

Рисунок 1, Рисунок 2