Гибридная интегральная схема

Авторы патента:

H01L21 - Способы и устройства для изготовления или обработки полупроводниковых приборов или приборов на твердом теле или их частей (способы и устройства, специально предназначенные для изготовления и обработки приборов, относящихся к группам H01L 31/00- H01L 49/00, или их частей, см. эти группы; одноступенчатые способы изготовления, содержащиеся в других подклассах, см. соответствующие подклассы, например C23C,C30B; фотомеханическое изготовление текстурированных поверхностей или поверхностей с рисунком, материалы или оригиналы для этой цели; устройства, специально предназначенные для этой цели вообще G03F)[2]

Сущность изобретения: в схеме выполнена металлизированная ступенчатая выемка, в которой расположены кристаллы. 1 з.п. ф-лы, 2 ил.

Изобретение относится к электронной технике, а именно к конструкции гибридных интегральных схем СВЧ.

Целью изобретения является уменьшение габаритов и увеличение мощности.

На фиг. 1 изображена интегральная схема, продольный разрез, где 1 - диэлектрическая плата, 2 - металлизация лицевой стороны платы 1, 3 - металлизация обратной стороны платы 1, 4 - полупроводниковые кристаллы, 5 - соединительные проводники, 6 - металлизированные отверстия, 7 - металлическое основание 7, 8 - ступенчатая выемка, 9 - связующее вещество, 10 - контактные площадки полупроводниковых кристаллов 4; на фиг.2 - та же схема в плане.

Расстояние между кристаллами 4 выбрано равным 20-100 мкм. Расстояние между плоскостью лицевой поверхности 11 кристалла 4 и плоскостью 12 среза ступенчатой выемки 8 выбрано равным 1-20 мкм.

Размещение кристаллов 4 в ступенчатой выемке 8 позволяет уменьшить длину проводников 5 и, как следствие, их индуктивность. Это позволяет расширить частотный диапазон работы схемы. Соединение металлизированными отверстиями 6 с металлизацией 3 платы 1 и основания кристалла 4 позволяет улучшить теплоотвод.

Таким образом, применение изобретения позволяет улучшить теплоотвод и уменьшить габариты схемы.

Формула изобретения

1. ГИБРИДНАЯ ИНТЕГРАЛЬНАЯ СХЕМА, содержащая диэлектрическую плату с разводкой, экранной металлизацией и вертикальными металлизированными отверстиями, полупроводниковые кристаллы, отличающаяся тем, что, с целью уменьшения габаритов и улучшения электрических параметров, в плате выполнена ступенчатая выемка с металлизированным дном, в которой над металлизированными отверстиями установлены полупроводниковые кристаллы, при этом расстояние между кристаллами 20 - 100 мкм, а расстояние между плоскостями лицевой поверхности полупроводниковых кристаллов и среза выемки 1 - 20 мкм.

2. Интегральная схема по п.1, отличающаяся тем, что суммарная площадь металлизированных отверстий равна 10 - 70% площади дна ступенчатой выемки.

РИСУНКИ

Рисунок 1, Рисунок 2

Изобретение относится к технологии производства полупроводниковых приборов, может быть использовано при производстве мощных СВЧ-транзисторных структур со стабилизирующими эмиттерными резисторами

Способ очистки изделий, преимущественно полупроводниковых пластин // 2024993

Изобретение относится к полупроводниковой микроэлектронике, а именно к способу очистки поверхности полупроводниковых пластин при изготовлении полупроводниковых приборов, и может быть использовано в других областях промышленности, где применяют детали высокой степени чистоты из различных материалов, например в оптической, пищевой промышленности, телерадиоэлектронике, лазерной технике

Способ планаризации интегральных схем // 2024992

Изобретение относится к области производства БИС, а более конкретно - к плазменной технологии планаризации диэлектриков на основе кремния (двуокись кремния, ФСС, БСС, БФСС, SiO2CVD, Si3N4) и может быть использовано для планаризации рельефа боковой диэлектрической изоляции (изопланар) и межслойных диэлектриков в многослойной металлизации

Способ плазменного травления контактных окон в изолирующих и пассивирующих слоях диэлектриков на основе кремния // 2024991

Плазмохимический реактор баррельного типа // 2024990

Изобретение относится к производству микроэлектронных приборов, в частности к устройствам для реализации процессов плазмохимической обработки полупроводниковых пластин, а более конкретно, к плазмохимическим реакторам баррельного типа для травления и удаления функциональных слоев с поверхности микроэлектронных структур на пластинах и их очистки от органических и неорганических загрязнений

Способ изготовления омических контактов к полупроводниковым резисторам на основе моносульфида самария // 2024989

Изобретение относится к технологии элементной базы электроники, в частности к технологии изготовления полупроводниковых термо- и тензорезисторов, и может быть использовано при производстве тензорезисторных датчиков механических величин

Способ изготовления микросхем с диэлектрической изоляцией // 2024108

Изобретение относится к технологии изготовления кремниевых высоковольтных мощных микросхем с диэлектрической изоляцией

Способ изготовления моп-транзистора // 2024107

Изобретение относится к микроэлектронике и может быть использовано в различных типах интегральных схем с высокой степенью интеграции

Кассета для микросхем и кассетодержатель // 2023328

Изобретение относится к технологической оснастке и может найти применение в качестве межоперационной тары при хранении, а также при транспортировании в производстве полупроводниковых приборов

Устройство для контроля полупроводниковых структур // 2023327

Изобретение относится к измерительной технике, в частности к установкам зондового контроля структур микроэлектроники

Способ формирования пленки карбида кремния на подложке // 2100870

Способ изготовления биполярных полупроводниковых приборов // 2100871

Изобретение относится к области электричества, а более конкретно к технологии изготовления биполярных полупроводниковых приборов: диодов, тиристоров, транзисторов

Способ обработки лавинных диодов // 2100872

Изобретение относится к технологии полупроводниковых приборов, а более конкретно к методам радиационно-термической обработки диодов, работающих на участке пробоя вольтамперной характеристики, и может быть использовано в производстве кремниевых стабилитронов, лавинных вентилей, ограничителей напряжения и т.п

Способ изготовления интегральных схем на моп-транзисторах // 2100873

Изобретение относится к электронной технике и может быть использовано при изготовлении интегральных схем, особенно при необходимости минимизации количества операций литографии

Устройство для определения электрофизических параметров полупроводниковых пластин // 2101721

Изобретение относится к технике контроля параметров полупроводников и предназначено для локального контроля параметров глубоких центров (уровней)

Способ нанесения пленок // 2102814

Изобретение относится к области тонкопленочной технологии и предназначено для использования в микроэлектронике и интегральной оптике

Способ нанесения пленок // 2102814

Устройство для жидкофазной эпитаксии многослойных эпитаксиальных структур // 2102815

Изобретение относится к технологии полупроводников и может быть использовано для получения многослойных эпитаксиальных структур полупроводниковых материалов методом жидкофазной эпитаксии

Способ легирования твердого тела // 2102816

Способ изготовления полупроводниковых структур // 2102817

Изобретение относится к технологии полупроводниковых приборов, в частности к технологии изготовления полупроводниковых структур, используемых для производства диодов, транзисторов, тиристоров, интегральных схем и кремниевых структур с диэлектрической изоляцией