Структура на арсениде галлия

 

Применение: изобретение относится к микроэлектронике и может быть использовано при изготовлении ИС на арсениде галлия. Сущность: структура включает субмикронный буферный слой, расположенный между подложкой и субмикронным слоем арсенида галлия n - типа проводимости. Буферный слой выполнен в виде последовательности чередующихся слоев арсенида галлия одного типа проводимости и -легированного слоя противоположного типа проводимости, причем поверхностная концентрация легирующей примеси каждого d-слоя удовлетворяет соотношению, приведенному в описании. 1 ил.

Изобретение относится к микроэлектронике и может быть использовано при изготовлении ИС на арсениде галлия.

Известна структура для ИС на арсениде галлия, включающая субмикронный слой из нелегированного арсенида галлия, расположенная между субмикронным слоем арсенида галлия n-типа проводимости и полуизолирующей подложкой [1]. Упомянутый нелегированный слой называют буферным слоем, так как его функциональное назначение блокировать распространение дефектов подложки и акцепторной примеси, в ней содержащейся, в слой n-типа проводимости (в активный слой). В указанной структуре электрическая изоляция изготовленных активных элементов ИС (например, полевых транзисторов Шоттки) осуществляется посредством радиационных дефектов, генерируемых в слое n-типа проводимости в пространстве между активными элементами ИС (имплантация протонов либо бора с высокой энергией), а изоляция активных элементов по толще подложки предполагается обеспеченной за счет использования полуизолирующей подложки (уд. сопр. 1010 Ом мм).

Однако на практике изоляция элементов по подложке оказывается неудовлетворительной, что проявляется при рабочих режимах в возникновении паразитных связей между активными топологически несвязанными элементами. Указанный эффект определяют как паразитное управление на подложке (ЭУП). В результате выход годных ИС на арсениде галлия не превышает 1-3%.

Проведенные нами исследования стандартных структур для ИС показали, что конкретные проявления эффектов паразитного управления связаны с особенностями генерационно-рекомбинационных процессов, протекающих с участием двух типов ловушек в полуизолирующих подложках. Основной причиной модуляции является накопление отрицательного заряда вблизи границы канал (подложка из-за эмиссии дырок с ловушек с энергией 0,78 эВ по механизму Френкеля-Пула. Влияние донорного центра (неконтролируемый "фоновый" уровень проявляется в пороговом характере эффектов модуляции, а также во временной задержке переднего фронта импульса тока стока в динамическом режиме работы ИС. Пороговые величины напряжений для ЭУП, обеспечиваемые донорными "фоновыми" ловушками, незначительны (2-3В), что не способствует устойчивости работы ИС из-за ЭУП.

Попытки заменить характер компенсирующей примеси в подложке (например, акцепторные центры, связанные с хромом, заменить на центры типа ЕL2) потребовали более тонкого владения ростовой технологией и в настоящее время пока не привели к успеху [2]. Связано это с тем, что помимо ЕL2 центров в подложке возникают неконтролируемые глубокие центры акцепторной природы, приводящие к ЭУП.

Целью изобретения является устранение эффекта паразитного управления по подложке, для чего в структуре, содержащей буферный субмикронный слой GaAs, расположенный между субмикронным слоем n-типа проводимости и полуизолирующей подложкой, буферный слой выполняют в виде чередующейся последовательности слоев одного типа проводимости и -легированных слоев противоположного типа проводимости, а соотношения между поверхностной концентрацией Nр каждого из -слоев и произведением концентрации Nn на толщину dn в каждом из нелегированных слоев таково: N p = Nn x dn.

Положительный эффект от введения буферных слоев в виде чередующихся слаболегированных -слоев одного типа проводимости и слоев другого типа проводимости заключается в их взаимном обеднении за счет контактной разности потенциалов между ними. Это позволяет удалить активный слой, на котором сформированы ИС, от подложки на расстояния n x dn, где - число пар слоев, например, р--n-, а dn-0,7 мкм - предельная толщина буферного слоя в прототипе (Nn5 1014 - 1015 см-3).

Исследования показали, что реально указанным способом удается удалить активный слой на 2,5-3,0 мкм от подложки, т.е. от области локализации заряда, генерируемого с ловушек подложки, это приводит к ослаблению абсолютных величин изменения заряда в активном слое в отношении толщин буферных слоев прототипа и заявляемой структуры: = = = .

Кроме того, за счет падения части напряжения на толще буферного слоя также произойдет увеличение порога ЭУП (удельное сопротивление буферного слоя из решетки р--n- слоев 109 Омсм), что при четырех периодах составляет значения > 10 кОм для площади паразитного электрода 20 мкм2.

На чертеже изображена предлагаемая структура.

На полуизолирующей подложке 1 расположены последовательно чередующиеся нелегированные слои 2 n-типа проводимости, толщиной 0,7 мкм с концентрацией фоновой примеси донорного типа 1015см-3 и слаболегированные р- слои 3 с концентрацией акцепторов 51010 см-2, повторенные четыре раза, затем слой 4 n-типа проводимости с концентрацией 1017 см-3 и толщиной 0,22 мкм.

Результаты измерения ЭУП в таких структурах дали величину пороговых напряжений для ЭУП свыше - 15В при комнатных температурах в условиях фоновых освещений.

Технические преимущества заявляемой структуры перед прототипом заключаются в повышении плотности интеграции ИС и увеличении выхода годных ИС на арсениде галлия, так как плотность расположения активных элементов в плоскости пластины уже не будет ограничиваться предельными пороговыми полями ЭУП.

Формула изобретения

СТРУКТУРА НА АРСЕНИДЕ ГАЛЛИЯ, включающая субмикронный буферный слой, расположенный между подложкой и субмикронным слоем арсенида галлия n-типа проводимости, отличающийся тем, что, с целью уменьшения эффекта паразитного управления по подложке, буферный слой выполнен в виде последовательно чередующихся слоев арсенида галлия одного типа проводимости, и -легированного слоя противоположного типа проводимости, при этом поверхностная концентрация легирующей примеси каждого -слоя удовлетворяет соотношению Np= Ndn, , где Np - поверхностная концентрация легирующей примеси - слоя, см-2; Ndn - концентрация легирующей примеси, см-3, и толщина слоя с другим (по отношению к -слою) n- типом проводимости.

РИСУНКИ

Рисунок 1



 

Похожие патенты:

Изобретение относится к твердотельным приборам СВЧ и КВЧ диапазонов, предназначенным для защиты входных цепей чувствительных радиоэлектронных приемных устройств

Изобретение относится к полупроводниковой технике и может быть использовано в полупроводниковых датчиках различных физических величин и других полупроводниковых приборах с частотно-импульсным выходным сигналом

Изобретение относится к полупроводниковой электронике, а именно к конструированию полупроводниковых приборов

Диод // 552865

Изобретение относится к силовой полупроводниковой технике

Изобретение относится к запоминающим устройствам высокой степени интеграции и способу их изготовления

Изобретение относится к полупроводниковой электронике и может быть использовано для изготовления сверхмощных и высокоточных транзисторов

Изобретение относится к электротехнике, в частности к катушкам индуктивности, используемым при создании различных электронных схем

Изобретение относится к полупроводниковой технике, а именно к технологии изготовления эпитаксиальных структур для производства полупроводниковых приборов

Изобретение относится к области изготовления электронных устройств, в частности устройств на основе материалов III-V групп. Способ изготовления устройства на основе материала III-V групп включает этапы, на которых в изолирующем слое на кремниевой подложке формируют канавку, в канавку наносят первый буферный слой на основе материала III-V групп на кремниевую подложку, на первый буферный слой наносят второй буферный слой на основе материала III-V групп, слой канала устройства на основе материала III-V групп наносят на второй буферный слой на основе материала III-V групп. Изобретение обеспечивает интеграцию устройств на основе материалов III-V групп n-типа и p-типа на кремниевой подложке. 3 н. и 15 з.п. ф-лы, 16 ил.
Изобретение относится к технологии получения полупроводниковых наноматериалов. Способ получения нитевидных нанокристаллов Si (ННК) включает подготовку кремниевой пластины путем нанесения на ее поверхность нанодисперсных частиц катализатора с последующим помещением в ростовую печь, нагревом и осаждением кристаллизуемого вещества из газовой фазы по схеме пар → капельная жидкость → кристалл, при этом перед нанесением частиц катализатора и помещением подложки в ростовую печь на пластину Si наносят пленку Ti и анодируют длительностью от 5 до 90 мин в 1%-ном растворе NH4F в этиленгликоле, причем плотность анодного тока поддерживают в интервале от 5 до 20 мА/см2, а наночастицы катализатора на анодированную поверхность Ti наносят осаждением металла, выбираемого из ряда Ni, Ag, Pd, из 0,1 М раствора, имеющего общую формулу Me(NO3)x, где Me - Ni, Ag, Pd; х=1-2, в течение 1-2 мин при воздействии на раствор ультразвуком мощностью 60 Вт. Изобретение обеспечивает возможность получения ННК с диаметрами от 10 до 100 нм, равномерно распределенных по поверхности подложки и имеющих малый разбаланс поперечных размеров. 6 пр.
Наверх