Устройство автоподстройки фазы сигналов

 

Использование: в радиотехнике, в передачах эталонных частот и сигналов точного времени, в частности в устройствах для подстройки фазы сигналов. Сущность изобретения: устройство содержит источник 1 синхронизируемого сигнала, выполненный в виде задающего генератора 2, блока 3 дискретной регулировки фазы и блока 4 формирования выходного сигнала, первый и второй ключи 5 и 6, формирователь 7 коротких импульсов, блок 8 устранения состязаний, реверсивный счетчик 9, первый и второй элементы ИЛИ 10 и 11, инвертор 12, блок 13 задержки, усилитель-ограничитель 14, первый и второй тригеры 15 и 16 и третий ключ 17. В устройстве обеспечивается зависимость сигналов рассогласования от величины рассогласования, что позволяет повысить быстродействие подстройки в диапазоне частот. 1 з.п.ф-лы, 5 ил.

Изобретение относится к радиотехнике и может быть использовано при передаче эталонных частот и сигналов точного времени.

Известно устройство для подстройки фазы, содержащее источник сигналов, подключенный к первому блоку выборки непосредственно и через инвертор к второму блоку выборки, причем выходы боков выборки подключены через блок уравления, состоящий из элементов ИЛИ и И, к делителю частоты, выход делителя частоты соединен через формирователь следящих импульсов, состоящий из формирователя селекторных импульсов и элемента И, с вторыми входами блоков выборки, к дополнитеьным входам формирователя следящих импульсов и элемента И подключен генератор [1].

Недостатком этого устройства является отсутствие диапазонности в работе, поскольку стабилизируемый и опорный сигналы имеют однаковые частоты, и при изменении частоты стабилизируемого сигнала необходимо изменять частоту опорного сигнала, что технически затруднительно.

Наиболее близким техническим решением к изобретению является устройство автоподстройки фазы сигналов, содержащее последовательно соединенные усилитель-ограничитель и инвертор, первый и второй ключи, управляющие входы которых подключены соотвественно к выходам усилителя-ограничителя и инвертора, источник синхронизируемого сигнла, блок задержки, подключенный к первому выходу источника синхронизируемого сигнала, реверсивный счетчик и формирователь коротких импульсов, включенный между вторым выходом источника синхронизируемого сигнала и сигнальными входами первого и второго ключей, причем частота сигнала на втором выходе источника синхронизируемого сигнала кратна частоте сигнала на его первом выходе [2].

Недостатком известного технического решения является невысокое быстродействие подстройки фазы в диапазоне частот.

Технический результат, который может быть получен при осуществлении изобретения, заключается в повышении быстродействия подстройки фазы в диапазоне частот.

Этот технический результат является следствием того, что в устройство автоподстройки фазы сигналов, содержащее последовательно соединенные усилитель-ограничитель и инвертор, первый и второй ключи, управляющие входы которых подключены соответственно к выходам усилителя-ограничителя и инвертора, источник синхронизируемого сигнала, блок задержки, подключенный к первому выходу источника синхронизируемого сигнала, реверсивный счетчик и формирователь коротких импульсов, включенный между вторым выходом источника синхронизируемого сигнала и сигнальными входами первого и второго ключей, причем частота сигнала на втором выходе источника синхронизируемого сигнала кратна частоте сигнала на его первом выходе, введены первый элемент ИЛИ, первый вход которого подключен к первому выходу источника синхронизируемого сигнала, а выход подключен к установочному входу реверсивного счетчика, первый и второй триггеры, третий ключ, включенный между первым выходом источника синхронизируемого сигнала и входом сброса второго триггера, управляющий вход третьего ключа подключен при этом к выходу первого триггера, вход запуска которого подключен к выходу блока задержки, второй элемент ИЛИ, входы которого подключены к прямому и инверсному выходам сигнала переполнения реверсивного счетчика, а выход подключен к входам сброса и запуска соответственно первого и второго триггеров и к второму входу первого элемента ИЛИ, а также блок устранения состязаний, входы которого подключены к выходам первого и второго ключей, а выходы - к входам сложения и вычитания реверсивного счетчика, при этом источник синхронизируемого сигнала выполнен в виде задающего генератора, первый и второй выходы которого являются первым и вторым выходами источника синхронизируемого сигнала, и последовательно соединенных блока дискретной регулировки фазы, вход которого подключен к третьему выходу задающего генератора, частота сигнала на котором выше частот сигналов на его первом и втором выходах, и блока формирования сигнала, частота которого кратна частоте сигнала на втором выходе источника синхронизируемого сигнала, выход блока формирования выходного сигнала подключен к входу усилителя-ограничителя, выходы блока устранения состязаний подключены к управляющим входам блока дискретной регулировки фазы, а выход второго триггера подключен к входу установки величины дискрета блока дискретной регулировки фазы, а также блок устранения состязаний выполнен в виде первого и второго одновибраторов, входы запуска которых являются входами блока устранения состязаний, выходы - выходами блока устранения состоязаний, а выход каждого одновибратора подключен к установочному входу другого одновибратора.

На фиг.1 представлена структурная электрическая схема устройства автоподстройки фазы сигналов; на фиг.2 - структурная электрическая схема блока устранения состязаний; на фиг.3 представлены временные диаграммы, иллюстрирующие работу устройства при регулировке большими дискретами; на фиг.4 - временные диаграммы, иллюстрирующие работу устройства в условиях остаточной расстройки; на фиг.5 - временные диаграммы, иллюстрирующие работу устройства при регулировке малыми дискретами.

Устройство автоподстройки фазы сигналов содержит источник 1 синхронизируемого сигнала, выполненный в виде задающего генератора 2, блока 3 дискретной регулировки фазы и блока 4 формирования выходного сигнала, первый и второй ключи 5 и 6, формирователь 7 коротких импульсов, блок 8 устранения состязаний, реверсивный счетчик 9, первый и второй элементы ИЛИ 10 и 11, инвертор 12, блок 13 задержки, усилитель-ограничитель 14, первый и второй триггеры 15 и 16 и третий ключ 17.

Блок устранения состязаний содержит одновибратор 18 и 19.

Устройство автоподстройки фазы сигналов работает следующим образом.

Высокочастотный сигнал с третьего выхода задающего генератора 2 поступает через блок 3 на вход блока 4. На фиг.3а изображен усиленный и ограниченный сигнал на выходе усилителя-ограничителя 14, фаза которого должна быть подстроена относительно опорных импульсов, поступающих с второго выхода задающего генератора 2. Начальное рассогласование t_р1 сигнала на фиг.3а относительно коротких опорных импульсов на выходе формирователей (фиг.3в) близко к половине периода сигнала. Период опорных импульсов кратен периоду подстраиваемого сигнала. На фиг. 3б показаны только те периоды сигнала, которые сравниваются по фазе с опорными короткими импульсами. Сравнение осуществляется подачей прямого и инверсного сигналов на управляющие входы ключей 5 и 6, на сигнальные входы которых поступают короткие опорные импульсы, сформированные формирователем 7 коротких импульсов. При совпадении опорного импульса с положительным (отрицательным) полупериодом сигнала открывается первый 5 (второй 6) ключ и соотвествующий импульс проходит на первый (второй) вход блока 8 устранения состязаний.

Сформированные по длительности счетные импульсы (фиг.3г, 3д) - команды с выхода блока устранения состоязаний поступают на уравляющие входы блока 3 и одновременно на счетные входы реверсивного счетчика 9. Под действием команд синхронизируемый сигнал сдвигается к положению равновесия. Направление движения указано на фиг. 3б стрелками. На установочный вход реверсивного счетчика 9 поступают импульсы опроса с первого выхода задающего генератора 2 (фиг. 3ж), прошедшие через первый элемент ИЛИ 10.На другой вход первого элемента ИЛИ 10 поступают импульсы переполнения реверсивного счетчика 9 (фиг.3е), объединенные на втором элементе ИЛИ 11. Установочные импульсы записывают в реверсивный счетчик 9 число, равное половине емкости счетчика, т.е. единицу в старший (последний) разряд и нули в младшие (предыдущие) разряды реверсивного счетчика.

Импульсы опроса с первого выхода задающего генератора 2 поступают одновременно на сигнальный вход третьего ключа 17, запертого по упрвляющему входу нулевым потенциалом с выхода первого триггера 15. Первый триггер удерживается в нулевом состоянии импульсами переполнения реверсивного счетчика 9, поступающими через второй элемент ИЛИ 11 на вход сброса этого триггера. Переход первого триггера 15 в единичное состояние осуществляется по окончании импульса опроса, так как импульс опроса поступает на вход запуска первого триггера 15 через блок 13 задержки. При большом рассогласовании подстраиваемого и опорного сигналов (фиг.3б) управляющие (счетные) импульсы поступают на один вход - сложения или вычитания в зависимости от знака рассогласования - реверсивного счетчика 9 и переполняют его до прихода очередного импульса опроса. Выходной импульс реверсивного счетчика 9 через второй элемент ИЛИ 11 возвращает первый триггер 15 в нулевое состояние и запирает третий ключ 17 по управляющему входу для прохождения импульса опроса. Одновременно импульс с выхода второго элемента ИЛИ 11 поступает на вход запуска второго триггера 16 и подтверждает единичное состояние на его выходе (фиг. 3з), соединенном с входом установки величин дискрета блока 3, обеспечивая сдвиг синхронизируемого сигнала под действием команд большими дискретами Δ(фиг.3б).

По достижении рассогласования меньшего, чем дискрет подстройки Δ(фиг. 4а), синхронизируемый сигнал под действием команд начинает флюктуировать около состояния равновесия, занимая последовательно положения t'_p2, t''_p2 (фиг. 4б) относительно опорных импуьсов (фиг.4в). Команды с выхода блока 8 устранения состязаний поступают теперь поочередно на вход сложения (фиг.4г) и вход вычитания (фиг.4д) реверсивного счетчика 9, и до прихода следующего импульса опроса (фиг. 4ж) импульс переполнения реверсивного счетчика на выходе второго элемента ИЛИ 11 не появляется (фиг.4е). Импльс опроса (фиг. 4ж) проходит через открытый третий ключ 17 и перебрасывает в ноль второй триггер 16 (фиг. 4з), устанавливая нулевой потенциал на входе установки величины дискрета блока 3 и обеспечивая этим сдвиг синхронизируемого сигнала под действием команд с шагом δ, меньшим величины дискрета Δ подстройки на предыдущем этапе.

На фиг.5а показан подстраиваемый сигнал, сдвинутый на величину t_р2 относительно импульсов опроса (фиг.5в), на фиг.5б подстраиваемый сигнал показан в динамике. Соотношение между величинами Δ,δ, периодом Т импульсов опроса (фиг.5ж) и емкостью реверсивного счетчика 9 выбирается с таким расчетом, чтобы при переходе на малый шаг подстройки δ количество команд, поступающих подряд на вход сложения (фиг.5г) или вход вычитания (фиг.5д) реверсивного счетчика 9 за период импульсов опроса Т при t_р2 = Δ, не превысило числа, записанного в реверсивном счетчике установочным импульсом, т.е. половины емкости реверсивного счетчика. В этом случае после установки второго триггера 16 в нулевое состояние (фиг.5а) импульсы переполнения реверсивного счетчика 9 на выходе второго элемента ИЛИ 11 отсутствуют (фиг.5е) и нулевой потенциал на входе установки величины дискрета блока 3 поддерживается непрерывно импульсами опроса, поступающими на вход сброса второго триггера 16 с третьего ключа 17.

По окончании подстройки сигнал флюктуирует около точки равновесия с дискретом δ, определяющим погрешность фазовой автоподстройки, занимая последовательно положения t_p3' и t_p3'' (фиг.5в). При выходе сигнала из положения равновесия (сбое) описанный выше процесс повторяется.

Изменение положения подстраиваемого сигнала дискретами δ (фиг.5в) при нулевом потенциале на входе установки величины дискрета блока 3 (фиг.5з) осуществляется за счет изменения на единицу коэффициента деления К счетчика, входящего в состав блока 3 (на чертеже не показан) при поступлении команд (фиг. 5г, 5д) на управляющие входы блока 3. При наличии единичного синала на входе установки величины дискрета блока 3 (фиг.3з) шаг подстройки возрастает до величины Δ= Кδ (фиг.3б) за счет добавления или вычитания импульса на выходе счетчика в блоке 3 при постулении команды (фиг.3г, 3д) на соответствующий управляющий взод блока 3.

Точность автоподстройки увеличивается с уменьшением длительности опорных импульсов на выходе формирователя 7. При непосредственном подключении выходов первого и второго ключей 5 и 6 к счетным входам реверсивного счетчика 9 работа устройства становится неустойчивой, так как в соотвтствии с временными диаграммами работы типового реверсивного счетчика счетные импульсы должны иметь определенную длительность. С учетом этого обстоятельства между ключами 5 и 6 и счетными входами реверсивного счетчика 9 включен блок 8 устранения состязаний, осуществляющий формирование импульсов по длительности и исключающий возможность одновременного появления счетных импульсов на входах сложения и вычитания реверсивного счетчика 9. Блок 8 устранения состязаний работает следующим образом.

Выходные импульсы ключа 5 или 6 (в зависимости от фазы подстраиваемого сигнала) поступают на входы одновибратора 18 или 19 и запускают соответствующий одновибратор. Длительность сформированных импульсов достаточна для надежного запуска реверсивного счетчика 9. Одновременно с поступлением на вход сложения или вход вычитания реверсивного счетчика 9 опережающий импульс одного из одновибраторов поступает на установочный вход другого одновибратора и блокирует переброс его в инверсное состояние во время прохождения счетного импульса с выхода первого из упомянутых одновибраторов. По окончании счетного импульса оба одновибратора остаются в первоначальном (ждущем) состоянии до прихода очередного импульса опроса.

Формула изобретения

1. УСТРОЙСТВО АВТОПОДСТРОЙКИ ФАЗЫ СИГНАЛОВ, содержащее последовательно соединенные усилитель-ограничитель и инвертор, первый и второй ключи, управляющие входы которых подключены соответственно к выходам усилителя-ограничителя и инвертора, источник синхронизируемого сигнала, блок задержки, подключенный к первому выходу источника синхронизируемого сигнала, реверсивный счетчик и формирователь коротких импульсов, включенный между вторым выходом источника синхронизируемого сигнала и сигнальными входами первого и второго ключей, причем частоты сигнала на втором выходе источника синхронизируемого сигнала кратна частоте сигнала на его первом выходе, отличающееся тем, что в него введены первый элемент ИЛИ, первый вход которого подключен к первому выходу источника синхронизируемого сигнала, а выход - к установочному входу реверсивного счетчика, первый и второй триггеры, третий ключ, включенный между первым выходом источника синхронизируемого сигнала и входом сброса второго триггера, управляющий вход третьего ключа подключен при этом к выходу первого триггера, вход запуска которого подключен к выходу блока задержки, второй элемент ИЛИ, входы которого подключены к прямому и инверсному выходам сигнала переполнения реверсивного счетчика, а выход подключен к входам сброса и запуска соответственно первого и второго триггеров и к второму входу первого элемента ИЛИ, а также блок устранения состязаний, входы которого подключены к выходам первого и второго ключей, а выходы - к входам сложения и вычитания реверсивного счетчика, источник синхронизируемого сигнала выполнен в виде задающего генератора, первый и второй выходы которого являются первым и вторым выходами источника синхронизируемого сигнала, и последовательно соединенных блока дискретной регулировки фазы, вход которого подключен к третьему выходу задающего генератора, частота сигнала на котором выше частоты сигналов на его первом и втором выходах, и блока формирования выходного сигнала, частота которого кратна частоте сигнала на втором выходе источника синхронизируемого сигнала, при этом выход блока формирования выходного сигнала подключен к входу усилителя-ограничителя, выходы блока устранения состязаний подключены к управляющим входам блока дискретной регулировки фазы, а выход второго триггера подключен к входу установки величины дискрета блока дискретной регулировки фазы.

2. Устройство по п.1, отличающееся тем, что блок устранения состязаний выполнен в виде первого и второго одновибраторов, входы запуска которых являются входами блока устранения состязаний, выходы одновибраторов являются выходами блока устранения состязаний, при этом выход каждого одновибратора подключен к установочному входу другого одновибратора.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5